资源列表
[VHDL编程] frequencyZDC
说明:有效位为四位十进制数的数字频率计,实验板上有一个标准时钟发生电路,为计数闸门控制电路提供一个标准8Hz信号,计数闸门控制电路控制4位十进制计数器从第三秒开始计数一秒钟,计数的个数就是待测输入信号的频率。第四秒停止计数,其中前7/8秒保持计数值,后1/8秒计数器复位。然后再计数一秒,保持计数值一秒,如此循环。-Digital frequency meter<南瓜> 在 2025-06-17 上传 | 大小:1kb | 下载:0
[VHDL编程] traffic_light
说明: module traffic(CLK,EN,LAMPA,LAMPB,ACOUNT,BCOUNT)<chenglong> 在 2025-06-17 上传 | 大小:1kb | 下载:0
[VHDL编程] t51
说明:用VHDL设计一个四舍五入判别电路,其输入为8421BCD码,要求当输入大于或等于5且小于10时,判别电路输出为1,小于5为0,大于等于10时输出为高阻态。 -VHDL design with a rounded judge circuit, its input 8421BCD code require that when the input is greater than or equal to 5 and less than 10, the discrimination circuit ou<hualiayue> 在 2025-06-17 上传 | 大小:1kb | 下载:0