[VHDL编程] frequency_divider

说明：分频器的编程思路为：32MHZ经过第1次分频变成1KHZ，再经过第2次分频变成100HZ，分别输出两次分频结果。-Divider of programming ideas for: 32MHZ after the first band to become a sub-sub-1KHZ, and then after the 2nd sub-band into a 100HZ, respectively, the results of the output frequency of the two
<安安> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：计数器整体的功能为完成计数定时（00：00—59:59:99），要完成1个小时的计数范围-The overall function of the counter from time to time for the completion of counting (00:00-59:59:99), to complete the count range of 1 hour
<安安> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] scanner

说明：扫描显示译码控制部分用一个频率1KHz的信号扫描一个多路选择器，实现对六位已经锁存的计数结果的扫描输出-Scan revealed a decoding control part of the signal with a frequency of 1KHz scan more than one MUX to achieve a count of six has been the results of the scan latch output
<安安> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Full_adder

说明：全加器的VHDL逻辑编程，外加两个全功能，这个过程有些简单，但可能有一些初学者的帮助。-Full adder VHDL logic programming, plus two full-function, this process some simple, but there may be some beginners help.
<孔凯敏> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] i2c

说明：模拟I2c的源程序，可以用51来控制传输数据-Analog I2c the source can be used to control the transmission of data 51
<王宏> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] f_h_v

说明：this file describe how to recupere the signals from a video signal when it out from an ADV7180 chip.
<charido> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ADV7180.vhd

说明：this files describe how to configure an ADV7180
<charido> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ADV7180

说明：this files describe how to configure an ADV7180a
<charido> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：Verilog桶形移位寄存器，实现不溢出移位-Verilog barrel shift register, the shift towards non-overflow
<蔡远学> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] BCD8

说明：BCD码十进制8位加法器，采用超前进位的方法-8-bit decimal BCD adder yards, using look-ahead approach
<刘骁明> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：common FIFO module and it is easy to involve in ur design.
<kokonut> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] Downloads

说明：clock divider in verilog for FPGA use
<harini> 在 2025-06-17 上传 | 大小：1kb | 下载：0