[VHDL编程] 8jiafaqi

说明：利用此程序可以实现8位超前进位加法器的功能-This program can be used 8-bit look-ahead adder function
<天天> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Beverage_machine_controller

说明：VHDL语言实现饮料机的控制，其中顶层电路模块中包含两种饮料控制电路，控制电路以递减计数器为基础。-VHDL language beverage machine control, including top-level circuit module includes two beverage control circuit, control circuit to decrease the counter basis.
<sdfsd> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] led8_595

说明：使用74595进行8段数码管控制，实现数据显示-Use 74595 for 8 digital control to achieve data
<zhangxinye> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] KeyDisplayUnit

说明：vhdl实现按键功能，包括消除按键抖动、长时间按键、按键识别等功能。-vhdl achieve key functions, including the elimination of key jitter, long key, key identification features.
<覃灵> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] jishuqi

说明：计数器，十进制计数器，完成计数的功能，满10进1-Counter, the decimal counter, the completion of counting functions, into a full 10
<逸远> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] DATA

说明：８位输出端口模块，可用于配置在FPGA中，verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
<王羽翾> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] EDAshuzishizhong

说明：多功能数字时钟课程设计可用的,含手动校时电路，整点报时电路。报时长短需要自己设置程序-digital clock decode
<郝军> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] APU1

说明：该程序主要实现迭代加法，实现128次迭代加法-The procedure to achieve iterative addition, to achieve the addition of 128 iterations
<周志刚> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] RedandBlack1979

说明：北大poj Red and Black1979 解题源码-poj Red and Black1979 answer
<菜鸟> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] chengxu

说明：加法器 比较器verilog hdl 等简单小程序 新手学习中 见谅-Adder comparator verilog hdl Adder comparator verilog hdl a small way as simple novice learning apologize
<张俊> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] qudong

说明：利用FPGA驱动LCD显示中文字符“年”的VHDL程序。-buhuia
<沈> 在 2025-06-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ca_gen

说明：此Verilog程序产生用于GPS卫星导航信号的C/A码，输入信号有时钟、时钟使能、复位、给定的卫星编号，输出产生的C/A码。此程序在代码上进行优化，占用了更少的资源。-This procedure generated Verilog for the GPS satellite navigation signals C/A code, the input signal with the clock, clock enable, reset, given the satellite number,
<李殿为> 在 2025-06-16 上传 | 大小：1kb | 下载：0