[VHDL编程] booth.txt

说明：the code performs the booth multiplier
<yeshoda> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_16.txt

说明：the code performs the fir 16 tap filter operation
<yeshoda> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ad0809

说明：ADC0809 verilog-ADC0809 verilog...............................
<Tao> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] RAMANDVHDL

说明：双接口的RAM的VHDL，用VHDL语言编写的
<姜昕> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_32

说明：32bits 加法器-32bits adder
<aguang> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] CLZ_32bit

说明：前导零的计算-Calculation of leading zeros
<aguang> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ADD_SUB_32bit

说明：加减法器，可实现有无符号数的加减法-Modified instruments used, can be realized whether the number of addition and subtraction symbols
<aguang> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] drive

说明：TCD1300ccd的驱动，是用 Verilog实现的
<weilai> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] chengfa

说明：采用改进的乘法算法，可进行有符号5位乘法运算，只需更改几个数字便可轻松扩展成更多位数乘法运算程序。-The improved multiplication algorithm, can be a sign five multiplication, just change a few numbers can be easily extended to more digits multiplication process.
<UNIQUE> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] zhuan2_10

说明：用于FPGA/CPLD开发的2进制转换成BCD码的程序。-For FPGA/CPLD development of two binary into BCD code procedures.
<UNIQUE> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：此程序为对外部时钟进行500000分频，采用VHDL语言编写。-This program is on the external clock frequency 500000, using VHDL language.
<UNIQUE> 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] xianshi_hs

说明：用调用函数的方式编写的共阳数码管16进制显示的程序。可方便扩展显示位数。-Call the function with the way Yang prepared a total of 16 hexadecimal display of digital control procedures. Can be easily extended display digits.
<UNIQUE> 在 2025-12-18 上传 | 大小：1kb | 下载：0