[VHDL编程] lcd.vhd

说明：能够实现控制LCD显示的VHDL程序代码。-To achieve control of LCD display VHDL code.
<刘静> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] avalon_pwm_module_v2.51_completed

说明：verilog语言cpld实现多路pwm模块-verilog language cpld multi Road pwm module
<王岩> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] fcfs

说明：First come First serve Algorithm
<asdfgh> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] cof

说明：咖啡机的基本设计，是HVDL语言描写的，用于基本的咖啡机控制-cafe
<sara> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] keyboard_control

说明：用verilog寫得鍵盤控制,可在quatus執行-Verilog is written with the keyboard control, the implementation of the quatus
<Guo Rambo> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] LED

说明：VHDL LED七段译码程序,程序为txt格式，请自行另存为vdh后缀的文件-VHDL LED seven-segment decoding process, procedures txt format, please use the Save As vdh file suffix
<zheyu> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] jtd

说明：交通灯vhdl程序，使用交通灯模块的 12个发光二极管，东西EW为主干道主干绿灯50秒，红灯30s，黄灯5s。-Vhdl program traffic lights, traffic lights use light-emitting diode module 12, East EW 50 seconds for the trunk main green, red 30s, yellow 5s.
<zheyu> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 321

说明：VHDL模为10，范围为0-9，可变模计数器是指计数／模值可根据需要进行变化的计数器。-VHDL model of 10, the range of 0-9, the variable modulus counter is counting/A value can be changed as needed counter.
<zheyu> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] Basketball

说明：此程序是关于篮球计数器的FPGA的代码，用的是ALTERA的板子
<Hongbo> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] multiply

说明：简单的乘法器，用Verilog实现 multiply-multiply
<> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：加法器，用硬件汇编语言实现 A-Adder in hardware assembly language
<> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] top_clock

说明：VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能，小时按24小时制计时。具有校时功能，能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间自定； 可任意设定时间的闹钟 自动报整点小时数 小时显示：可切换12小时/24小时显示-VerilogHDL compile the ba
<朱晨阳> 在 2025-06-14 上传 | 大小：1kb | 下载：0