[VHDL编程] buzzer

说明：向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。-A certain frequency to the buzzer to send a square wave can make the appropriate tone buzzer, the experiment by designing a state machine and the divider to make the buzzer " made
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：本实验实现一个能显示小时，分钟，秒的数字时钟。-The experimental realization of a can display hours, minutes, seconds, the digital clock.
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] fd

说明：分频器（奇，偶，数分频）通过或的方法实现奇数分频，-frequency divider
<xukaixuan> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] interlace

说明：根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中，从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织，同样的算法。-In accordance with MATLAB generated pseudo-random interleaver initialization pattern woven into the ROM, read from the ROM interwoven interwoven pattern of input data. Can a
<源天> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] stm

说明：用verilog语言设计一个二进制序列检测电路， 当输入有连续“1011”出现时有输出为‘1’， 否则为‘0’.-Verilog language used to design a binary sequence detection circuit, a continuous input " 1011" appears when the output is ' 1 ' , otherwise ' 0' .
<农晓> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] seg71

说明：７段数码管测试实验１：以动态扫描方式在８位数码管“同时”显示０--7 实验的目的是向用户介绍多个数码管动态显示的方法。 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。-7-segment test experiment 1: 8-bit dynamic digital scanning mode in the pipe " while" display 0- 7 experiment is introduced to th
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] key1

说明：矩阵键盘实验1：向用户介绍矩阵键盘扫描实现的方法，没有考虑去抖和判断键弹起的问题；把相应的键值显示在数码管上-Matrix Keyboard Lab 1: Introduction to the user to achieve the keyboard scan matrix approach, not considered to shake and bounce to determine key issues the corresponding keys on the display in
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] bcd

说明：4位二进制数转BCD码，由拨码键盘输入，结果由数码管显示-BCD 4-bit binary code switch from dial code keyboard input, the results from the digital display
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] state_machine

说明：简单的状态机，有8个状态,数码管输出当前状态的编号 state0--state1--state2--state3--state4--state5--state6-state7--state0-Simple state machine with 8 states, the digital output of the current state of the number state0- state1- state2- state3- state4- state5- state6-state7
<riversky> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFOMXN

说明：该VHDL描述的是一个简单的先进先出存储器-a first-in first out memory, uses a synchronising clock generics allow fifos of different sizes to be instantiated
<曹影> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] 8multipler

说明：用VHDL实现8位移位相加乘法器，从被乘数的最低位开始，若为1，则乘数左移后与上次的和相加；若为0，左移后以全0相加，直至被乘数的最高位。-VHDL 8-bit shift by adding the multiplier to achieve, starting from the lowest multiplicand, if 1, then left after the multiplier and add the last if 0, left after adding all 0, u
<ruanxioafei> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] modelsim

说明：modelsiM使用说明，看看你就会明白什么是MODELSIM,大家一起加油-modelsiM instructions, see if you will understand what is MODELSIM, everyone refueling
<liming> 在 2025-06-14 上传 | 大小：1kb | 下载：0