资源列表

« 1 2 ... .53 .54 .55 .56 .57 4058.59 .60 .61 .62 .63 ... 4310 »

[VHDL编程CNT10

说明:10进制计数器,使用altera芯片集成的80c51软核-10 binary counter, use the 80c51 chip altera soft-core
<xuezhe> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程adc_cvt

说明:FPGA控制AD采样一个周期采样32点,求给改成64点-FPGA controls the sampling period 32 AD sampling a point, seeking to change the 64-point
<sunxin> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程FIFO_buffer

说明:都是介绍CAN总线的资料,费了好大劲搞到的,很不错,大家可以分享下-CAN bus data are introduced, and with great enthusiasm got, very good, we can share with
<peter> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程fog_acc

说明:都是介绍CAN总线的资料,费了好大劲搞到的,很不错,大家可以分享下-CAN bus data are introduced, and with great enthusiasm got, very good, we can share with
<peter> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程chuanbingzhuanhuan

说明:可以实现串并转换功能,并且在modelsim6.0软件中成功仿真!-String and conversion functions can be achieved, and success in modelsim6.0 software emulation!
<杨光> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程iiccom

说明:I2C写操作,符合I2c的总协议,能够成功的写入数据到指定寄存器中-I2C write
<牛一诺> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程20frequency-divider

说明:20分频器的实现,利用Verilog语言-realize 20 frequence device by Verilog
<冬冬> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程4_12_SISO

说明:data path is serial input and data serial output for verilog code
<ytkao> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程AD420

说明:SPI控制三片AD420程序,三片AD420级联,其输出电流是0-20mA-SPI control three AD420 program, three AD420 cascade, the output current is 0-20mA
<fly> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA_AD9214

说明:FPGA控制ADI公司的AD9214采样存储的程序,使用的频率是100MHZ,-ADI' s AD9214 FPGA control sample stored procedure, use of frequency is 100MHZ,
<宋珂> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程counter_3

说明:三种计数器的verilog实现,二进制计数器,格雷码计数器,约翰逊计数器.初学硬件描述语言可参考。-Three kinds of counter verilog implementation of a binary counter, gray code counter, Johnson counter beginner hardware descr iption language can refer to
<李菲> 在 2025-06-26 上传 | 大小:1kb | 下载:0

[VHDL编程dtrigger

说明:常用触发器——D触发器的VERILOG语言描述,可用Quartus II 9.0 和modelsim环境实现。-Common triggers- D flip-flop of VERILOG language descr iption available Quartus II 9.0 and modelsim environment to achieve
<李菲> 在 2025-06-26 上传 | 大小:1kb | 下载:0
« 1 2 ... .53 .54 .55 .56 .57 4058.59 .60 .61 .62 .63 ... 4310 »

源码中国 www.ymcn.org