资源列表

« 1 2 ... .56 .57 .58 .59 .60 4061.62 .63 .64 .65 .66 ... 4310 »

[VHDL编程as_fifo1

说明:实现异步FIFO功能,实现串行数据通讯功能,可以用FPGA实现串口扩展-Asynchronous FIFO functions, serial data communication
<xzq> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程D_VHDL

说明:FPGA实现的触发器,VHDL描述,等等,可供参考-FPGA implementation of the trigger
<POIU2002> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程DA_FIR_VERILOG

说明:基于DA算法的FIR滤波器的verilog实现-DA-based FIR filter algorithm to achieve the verilog
<wangyu> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程DDC_VHDL

说明:基于FPGAD的VHDL实现的DDC代码-VHDL code implementation of the DDC
<wangyu> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程adc_control

说明:ADC控制的vhdl代码,我自己写的,调试通过了啊-ADC control vhdl code, I write, debug through, ah
<xiaohl> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程FSK

说明:FSK调制的VHDL编码的fpga实现,了解信号的FSK处理方法-FSK modulation fpga implementation of VHDL coding, the FSK signal processing methods to understand
<> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程1

说明:preproc code in vhdl
<prashant ingale> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程BCD2LED

说明:bcd to led decoder file-bcd to led decoder file..
<praveenkumardr> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程mean

说明:3x3 Average filter in VHDL
<Gimutsh> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程VGA_Controller

说明:vga的行场信号驱动,由verilog编写,需提供25M的时钟驱动,为640*480的大小。-vga signal field lines driven by the verilog writing, must provide the 25M clock drive, the size of 640* 480.
<> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程frequency-divider

说明:anything frequency divider-frequency divider
<wudongdong> 在 2025-06-25 上传 | 大小:1kb | 下载:0

[VHDL编程lcd-16x2-arduino-lcd-codes

说明:Source code print caracter to lcd 16x2 from arduino modules
<micker> 在 2025-06-25 上传 | 大小:1kb | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 4061.62 .63 .64 .65 .66 ... 4310 »

源码中国 www.ymcn.org