[VHDL编程] SPI_Port

说明：VHDL 实现SPI接口、并行数据输入，SPI接口数据输出。-VHDL to implement the SPI interface, the parallel data input, SPI interface data output.
<Liu> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] counter4

说明：四位数码管计数，可以从0000一直计数到9999，用七段数码管显示。- 4 data counter，you can use it to count from 0 to 9999.
<jarry lee> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] FLASH_WR

说明：本文件为用Verilog写的FLASH S29AL032D读和擦除的驱动时序，对刚学习Verilog的同学有一定帮助，已在DE2开发板上验证。-This document is written in Verilog FLASH S29AL032D read and erase the drive timing of the students just learning Verilog will definitely help, has verified the DE2 board.
<刘春雪> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] 16f628a-PWM-controller

说明：PWM controller with LCD display. With the possibility of changing the frequency and pulse width.
<Martin Serbezov> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] 123

说明：4位并串转换器，VHDL实现。希望给大家提供参考和帮助，其中可能存在商榷位置处。-It is good sample,hope help others.
<明月天涯> 在 2025-06-05 上传 | 大小：1kb | 下载：1

[VHDL编程] SPI_DAC

说明：使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值-The FPGA using VHDL language with the DAC5688 SPI communication to change the register value
<aier> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] CCMUL

说明：基于quartus ii的复数乘法器的设计 VHDL语言描述 -complex number multiplying design
<王文洁> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-code-8-bit-shift-register

说明：VHDL实验代码：8位移位寄存器，这是一个基于VHDL的8位寄存器，非常实用的一个小程序-VHDL test code: 8-bit shift register, which is a VHDL-based 8-bit registers, a very useful little program
<Johonson> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-codeBooth-multiplier

说明：VHDL实验代码：Booth乘法器，是一个基于VHDL语言开发的程序，非常的实用-VHDL test code: Booth multiplier, is a VHDL-based language development program, a very practical
<Johonson> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-code-divider

说明：VHDL实验代码：除法器，是一个基于VHDL语言开发的小程序，是关于除法的算法，比较实用-VHDL test code: divider, is a VHDL-based language developed by a small program, on the division algorithm, more practical
<Johonson> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-code-Timing-Components

说明：VHDL实验代码：时序部件实验-启停电路，这是一个基于VHDL开发的程序，非常的实用-VHDL test code: Timing Components experiment- start-stop circuit, a VHDL-based development process, a very practical
<Johonson> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-test-code-general-register

说明：VHDL实验代码：通用寄存器组，这是一个基于VHDL开发的程序，非常的实用-VHDL test code: general register, which is a VHDL-based development process, a very practical
<Johonson> 在 2025-06-05 上传 | 大小：1kb | 下载：0