[VHDL编程] 74LS160jishuqi

说明：74ls160十进制可预置计数器VHDL语言代码-74ls160 decimal VHDL language code can be preset counter
<syt> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] stopwatch-based-on-VHDL

说明：基于VHDL的电子秒表的设计，使用VHDL语言描述一个秒表电路，利用QuantusII软件进行源程序设计，编译，仿真，最后形成下载文件下载至装有FPGA芯片的实验箱，进行硬件测试，要求实现秒表功能。-Design of electronic stopwatch based on VHDL
<煌釨> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：本实验是用LCD1602显示英文 显示“HELLO WORLD!-This experiment is LCD1602 display in English Display "HELLO WORLD!
<jame> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD12864

说明：本实验是用LCD12864显示英文 显示 Our FPGA EDA NIOS II SOPC FPGA-This experiment is displayed in English LCD12864 Show Our FPGA EDA NIOS II SOPC FPGA
<jame> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] ps2_keyboard_test

说明：FPGA通过ps2接收键盘数据，然后把接收到的字母A到Z键值转换相应的ASII码，通过串口发送到PC机上。 实验时，需要接键盘，还要用调试助手，下载程序后，在键盘上按下一个键，比如A，则在PC调试助手上可看到A -FPGA receives data via the keyboard ps2, and then received the letters A through Z keys corresponding conversion ASII code sent to the PC v
<jame> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：PC机上开串口调试助手，发送一个字符到开发板（中间通过串口线相连） FPGA收到字符后，回发给PC机上，在串口助手上显示 -Open the PC serial debugging assistant, to send a character to the development board (middle connected by a serial line) After the FPGA received character is sent back to the PC, is
<jame> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] beep

说明：蜂鸣器输出报警声实验 滴。。滴。。滴。。 -Buzzer output alarm sound experiment Drops. . Drops. . Drops. .
<jame> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] eight

说明：八位同步寄存器（检测时钟上升沿，一个接受复位信号，八位输入赋给八位输出）-eight bit registered
<周翔> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] mc

说明：可控脉冲发生器:采用1KHz的工作时钟，初始化周期为2.5s，占空比为50 ，所以周期（T）初始化为2500，占空比（Result）初始化为1250；用按键S1、S2、S3、S4分别实现周期增大、周期减小、占空比增大、占空比减小。-Controllable pulse generator
<黎明> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] vending-machine

说明：用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。-Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.
<liangzai> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] FT_LUT6_L

说明：Verilog of XILINX LUT6 of Xilinx-Verilog of XILINX LUT6 of Xilinx
<Jahid> 在 2025-06-04 上传 | 大小：1kb | 下载：0

[VHDL编程] GF-(q)-multiplier-design

说明：伽罗华域GF（q）乘法器设计,FPGA实现-Galois field GF (q) multiplier design, FPGA realization
<吴敏> 在 2025-06-04 上传 | 大小：1kb | 下载：0