[VHDL编程] mux4_1

说明：4對1得多工器,使用verilog與法寫成,包含test檔案-4to1 mux
<蘇柏睿> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] full_adder1

说明：一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder
<蘇柏睿> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] shift_reg_for

说明：四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write
<蘇柏睿> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] sram_test

说明：SRAM Verilog 测试代码。可控制Sram读写。代码来自ALTERA红色飓风开发板资料。-SRAM Verilog
<ouhongshi> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] p-s

说明：this the code for parallel to serial converter-this is the code for parallel to serial converter
<RHS> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] aFifo

说明：异步fifo用verilog语言实现的完整代码，适用于数字前端的设计-This implementation is based on the article Asynchronous FIFO
<张牡丹> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] trd106s

说明：CPLD H bridge driver
<luxiaodong> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] HV513

说明：HV513 Supertex 压电陶瓷 CPLD驱动-HV513 pizoelectric HV driver
<luxiaodong> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] HV528

说明：HV528 Supertex 压电陶瓷 CPLD驱动-HV528 Supertex piezoelectric CPLD driver
<luxiaodong> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] CFO

说明：zedboard/AD9361平台进行无线收发，在接收端进行频偏估计和补偿的Verilog参考代码。-zedboard/AD9361 platform for wireless transceiver, the receiver frequency offset estimation and compensation, you can refer to the Verilog code.
<何晨光> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] vga

说明：FPGA board universal VGA block
<taldarin> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo_mem

说明：同步FIFO，IP核生成ram，已验证可用。-Synchronous FIFO, IP core generation ram, verified available.
<Devin> 在 2025-06-05 上传 | 大小：1kb | 下载：0