[VHDL编程] binarytree

说明：Binary tree in system verilog using classes, and automatic function
<Sam> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] jtdverilog

说明：交通灯，verilog，VHDL，modelsim-Traffic lights, verilog, VHDL, modelsim ,,,,,,,,,,
<金小泼> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] ad7266

说明：实现FPGA对AD7266的控制，采用Verilog语言编写-FPGA to achieve AD7266 control, using Verilog language
<张阿俊> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] kn_cnt16.v

说明：可逆的异步计数器-Reversible asynchronous counter! ! ! ! ! ! ! ! ! ! ! ! !
<张小楼> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] usb

说明：usb2.0 vhdl 控制源码 资料可信 完全自编写。-usb2.0 vhdl
<rkl110> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：Test Pattern files used for testing on embedded development board
<Jain> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] code

说明：若输入信道的各符号等概出现，求该信道 的互信息量 • 画出不同信噪比下的互信息量变化的曲线， 以M为参数，画一簇曲线（其中加上一条 AWGN信道容量曲线作对比） • 调整函数a=f(x)，使当x=si时，a=iA‐b，b也为 一实常数，在A和 不变的情况下，互信息 量随b的变化情况是什么趋势？ • b的取值对互信息量随信噪比的变化曲线的 影响-If the input channel of the symbols, such as concept, f
<王先生> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] counter10

说明：十进制计数器，比较简单，比较容易，希望大家不要见怪-decimal counter
<hp> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] sign_square

说明：square wave form generator for vhdl
<metalpatriot> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] keypad

说明：a keypad scanner for 4*5 keypad
<pan yuming> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] barrelshifter32

说明：32位桶形移位器，可以实现算数右移、逻辑右移、算术左移和逻辑左移。-32-bit barrel shifter, can achieve an arithmetic right shift, logical shift right, left arithmetic and logical left.
<ellen> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] decoder

说明：三八译码器，可以通过三位输入实现八位的输出，可连接FPGA下板。-Thirty-eight decoder output can be achieved through three eight inputs can be connected to the lower plate FPGA.
<ellen> 在 2025-06-17 上传 | 大小：1kb | 下载：0