资源列表

« 1 2 ... .57 .58 .59 .60 .61 4262.63 .64 .65 .66 .67 ... 4310 »

[VHDL编程fifo

说明:异步FIFO的实现,很经典的三段式状态机的写法。-The realization of the asynchronous FIFO, very classic three-step writing state machine.
<孙金傲> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程clock

说明:用verilog实现数字时钟,测试过基本上满足要求,适合初学者学习-Use verilog digital clock
<孙金傲> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程spi

说明:用verilog实现spi接口的简单小程序,适合初学者学习。-Use verilog implementation of spi interface simple small program, suitable for beginners to learn.
<孙金傲> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程compare

说明:用verilog实现文件输入的比较器,如果同一时间输入的数据相同则输出高电平,否则输出低电平,达到比对的效果。-Use verilog implementation file input comparator, if the input data at the same time the same output high level, otherwise the output low level, to achieve the effect of alignment.
<孙金傲> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程changewin

说明:用verilog实现40比特的串并转换,激励文件同时写在程序中。-Use verilog implementation 40 bits of string and transform, incentive documents written in a program at the same time.
<孙金傲> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程lcd1602

说明:FPGA VHDL LCD1602驱动,已验证-FPGA VHDL LCD1602 driver, verified
<hoo> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程bandpassfilter

说明:FPGA的滤波器设置,采用将系数直接量化,测试过-FPGA filter settings, using the coefficients directly quantified, tested
<张璐佳> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程rcvr

说明:verilog的串口接收程序,有详细注释,适合学习-verilog serial port to receive the program, there are detailed notes, suitable for learning
<吕攀攀> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程comp8_1

说明:使用quartus软件编写VHDL语言一个比较器程序-Quartus software using VHDL language to write a program comparator
<lzpam> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程add_sin

说明:使用quartus软件编写VHDL语言一个累加器程序-Quartus software using VHDL language to write a program accumulator
<lzpam> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程QPSK

说明:modelsim环境下QPSK解调电路的仿真-modelsim simulation environment under QPSK demodulation circuit
<盛红军> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程tugedafinal

说明:使用Verilog HDL语言写的关于实现对ADC、MDC控制的程序,个人使用Quartus 7.2,在上面进行过仿真,暂时还没有发现问题-Using Verilog HDL language written on the realization of the ADC, MDC control procedures, personal use Quartus 7.2, in the above simulation carried out have had no problems found
<wangjiali> 在 2025-06-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .57 .58 .59 .60 .61 4262.63 .64 .65 .66 .67 ... 4310 »

源码中国 www.ymcn.org