资源列表

« 1 2 ... .11 .12 .13 .14 .15 516.17 .18 .19 .20 .21 ... 4310 »

[VHDL编程EP2C_vhdl

说明:几个SPI,VGA,UART等的小程序。-Several SPI, VGA, UART, etc. applet.
<dragon> 在 2025-05-23 上传 | 大小:2.85mb | 下载:0

[VHDL编程EP2C-SOURCE_CODE

说明:有關於EP2C的一些程序(EX:I2C,FLASH,IRDA,MUSIC,LED,LIGHT,SRAM,UART,PS2,SPI )-EP2C on some of the procedures (EX: I2C, FLASH, IRDA, MUSIC, LED, LIGHT, SRAM, UART, PS2, SPI)
<鄧志明> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程15freeIP

说明:15个免费的IP核,对与VHDL语言学习有很大的帮助-15 free IP core, with the VHDL language learning is very helpful
<dafakjfga> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程taxi-money

说明:使用verilog编写,实现出租车计价器得日常计费功能-Prepared using verilog achieve Taximeter daily accounting functions have
<陈凡> 在 2025-05-23 上传 | 大小:2.85mb | 下载:0

[VHDL编程MC8051

说明:FPGA的8051 IP核,完整的工程,直接用Keil编写好单片机代码后将生成的HEX文件放进FPGA的ROM里面,便可使用,比51单片机速度更快!-FPGA-8051 IP core, the complete works directly with Keil to write a good microcontroller code will be generated HEX file into the FPGA-ROM which
<laiqingsong> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程_12_DA[TLC5615]_1

说明:通过DA输出正弦波,频率1KHz ad采用的是TLC5615 输出的正弦波与理想波形基本一样-DA output sine wave frequency 1KHz The ad is TLC5615 The sine wave output with the ideal waveform is basically the same
<江风> 在 2025-05-23 上传 | 大小:2.85mb | 下载:0

[VHDL编程CycloneIII_EP3C40F780C8_5_Switch_LED

说明:SOPC,CycloneIII系列芯片EP3C40F780C8,NIOS II IDE,开关控制led实验代码-SOPC,CycloneIII,EP3C40F780C8,Switch_LED code
<leiyitan> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程music

说明:使用Xilinx ISE Design Suite 13.4_2开发软件,基于xilinx的basys2板实现音乐演奏,存储回放,音乐盒以及音乐达人游戏四项功能。-Using the Xilinx ISE Design Suite 13.4_2 development software, based on the basys2 board of xilinx , achieve four functions: musical perfo
<> 在 2025-05-23 上传 | 大小:2.85mb | 下载:0

[VHDL编程I2C

说明:Lattice I2C VHDL source code
<gary> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程pingpong

说明:用Verilog代码实现的乒乓操作,用Verilog代码实现的乒乓操作-Verilog pingpong
<下一个雨天> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程conv313

说明:卷积码编译码(3,1,3)的编码verilogHDL程序-Convolution code codec (3,1,3) coding verilog HDL program
<lwy> 在 2025-05-23 上传 | 大小:2.86mb | 下载:0

[VHDL编程fdivision

说明:在quartus平台下,并使用verillog hdl编写的时钟分频仿真-In quartus platform and use verillog hdl write clock divider simulation
<高成> 在 2025-05-23 上传 | 大小:2.85mb | 下载:0
« 1 2 ... .11 .12 .13 .14 .15 516.17 .18 .19 .20 .21 ... 4310 »

源码中国 www.ymcn.org