[VHDL编程] FPGA_SDRAM_PCI

说明：一个基于FPGA的PCI数据采集程序，包括SDRAM控制，PCI9054时序控制，开发语言verilog，开发环境quartus-FPGA-based PCI data acquisition procedures, including SDRAM control, PCI9054 timing control, the development of language verilog, development environment quartusII
<李国扬> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] simple_3DES

说明：精简3DES加解密算法实现，该3DES加解/密系统以精简硬件结构为目标，与传统的以吞吐率为目标的流水线模式3DES加/解密系统相比，具有消耗硬件资源小，性价比突出的优点。-reduced 3DES algorithm system based on FPGA
<dinxj> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] 9054verilog

说明：9054时序控制 Verilog HDL-9054 Verilog HDL timing control
<ss> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] FPGA_Interface_verilog

说明：verilog数字接口实验程序，包括USB，矩阵键盘，蜂鸣器，串口，i2c总线接口程序实例。-verilog digital interface for experimental procedures, including the matrix keyboard, buzzer, serial, i2c bus interface program instance.
<wylie> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] EDA

说明：VHDL完成计价器，模拟出租车正常加速，暂停，停止等状态，在加速，暂停，开始，停止均有提示灯表示，起步7.5元，超过3公里2.2/km,超过20元，每公里3.3-VHDL complete meter, analog taxi normal speed, pause, stop and other states, in acceleration, pause, start, stop lights that are prompt, start $ 7.50 more than 3 km 2.2/
<zcfirst> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] FPGADM9000AVerilog

说明：FPGA控制DM9000A进行以太网数据收发的Verilog实现-FPGA control DM9000A Ethernet data transceiver Verilog realize
<飞翔> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的数字信号合成器（DDS）,采用VHDL语言编写，能够实现正弦波、三角波、方波、锯齿波这四种波形的产生。 提示：最后输出的模块是串行DA，可根据具体情况更改驱动。-Digital synthesizer (DDS) based on FPGA, using VHDL language, to achieve sine wave, triangle wave, square wave, sawtooth waveform generation four. Tip: The la
<康二栋> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] DDS

说明：基于FPGA的用VHdl硬件语言实现的直接数字合成(DDS)。-FPGA hardware with VHdl of DDS-based language.
<赵子龙> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] AD_IIR_DA

说明： 该工程是信号经过ADS8326采集后，经过一个10阶带通IIR滤波器后，再经过10阶的带阻IIR滤波器，最后经过tlv5638输出。也可以选择信号经过AD采集后，直接送到DA输出。-The project is the signal after the ADS8326 collection, after a 10-order bandpass IIR filter, and then after 10 order bandstop IIR filter, and finally through
<machenxu> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] Lab1

说明：Solution Lab1_Part1 FPGA
<nguyenlean> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] pg007_srio_gen2

说明：FPGA手册，xilinx 的srio官方手册，仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)
<ck1993 > 在 2025-06-17 上传 | 大小：2.67mb | 下载：0

[VHDL编程] sdram_test

说明：针对黑金AX309开发板的SDRAM控制程序。基于ISE 14.7，语言为Verilog。实测可用。(For the black gold AX309 development board SDRAM control program. Based on ISE 14.7, the language is Verilog. Measured available.)
<曹玄德> 在 2025-06-17 上传 | 大小：2.67mb | 下载：0