[VHDL编程] Modelsim

说明：一个做FPGA时经常使用到的一个软件的介绍。-An FPGA to do often use to introduce a software.
<杨宁> 在 2025-06-30 上传 | 大小：2.48mb | 下载：0

[VHDL编程] Y312448

说明：基于VHDL的SDH专用芯片的TOP-DOWN设计， 内有全套源码以及图片，内容详尽，绝对真实可靠！-VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!
<殷彦伟> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] CPU-to-VHDL

说明：CPU realization using VHDL CPU realization using VHDL-CPU realization using VHDLCPU realization using VHDLCPU realization using VHDL
<fantast_wong> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] asi_test_1229OK

说明：基于quartus的cycloneii的小程序-Quartus the cycloneii on small programs
<victor> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：几篇介绍TURBO码的经典文章，特别适合于turbo研究者，另外还上传了BCJR的c代码实现过程-TURBO code introduced several classic articles, particularly suitable for turbo researchers also uploaded BCJR c code implementation process
<triangel > 在 2025-06-30 上传 | 大小：2.48mb | 下载：0

[VHDL编程] papers_and-c_code_turbo_by_triangle

说明：turbo 码的经典文章 ，对于初学者十分有用，另外还包含了BCJR的C语言实现-turbo codes classic article, very useful for beginners, also includes the C language BCJR
<triangel > 在 2025-06-30 上传 | 大小：2.48mb | 下载：0

[VHDL编程] camera

说明：一个有关网络摄像头的详细代码，包括NIOS和FPGA编程-something about web camera
<沙之爱恋> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] pulser_16

说明：脉冲发生器，周期，延迟，脉宽均可调，调节部分使用niosII内核控制，已验证可用-Pulse generator cycle, delay, pulse width adjustable
<俞志伟> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] lab5

说明：de2 altera 实验6 Adders, Subtractors, and Multipliers 答案-de2 altera experiment 5 Adders, Subtractors, and Multipliers answer
<shuang> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] sdram

说明：SDRAM控制程序！verilog语言，已调通！-The SDRAM control procedures! Verilog language, has been transferred through!
<刘晓青> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] 12864-static-and-dynamic-display

说明：FPGA实现12864液晶的静、动态显示-FPGA implementation 12864 static and dynamic display
<wuliang> 在 2025-06-30 上传 | 大小：2.49mb | 下载：0

[VHDL编程] PC-CFR

说明：采用matlab simulink编写的消峰参考设计，可以直接生成verilog代码。消峰主要用于降低无线信号的峰均比，提高功放效率。-Clipping prepared using matlab simulink reference design, you can generate verilog code directly. Consumers peak mainly used to reduce radio signal PAR, improve power amplifier effic
<> 在 2025-06-30 上传 | 大小：2.49mb | 下载：6