资源列表
[VHDL编程] S6_VGA_change
说明:verilog源代码,quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行,-Verilog source code, quartusII works. Procedures to achieve VGA timing. VGA graphics display control output. QuartusII in the direct run-off,<李晨> 在 2025-06-15 上传 | 大小:2.45mb | 下载:0
[VHDL编程] xilinx_fpga
说明:赛林思fpga开发实例包括verilog语言和vhdl语言-The Sailin Si fpga development Examples include the verilog language and vhdl language<zhujianhua> 在 2025-06-15 上传 | 大小:2.46mb | 下载:0
[VHDL编程] FPGA13_SDRAM
说明:基于FPGA Verilog SDRAM 单字通讯-Based on the FPGA Verilog SDRAM words communication<宋贵来> 在 2025-06-15 上传 | 大小:2.46mb | 下载:0
[VHDL编程] 4bit-microprocessor
说明:This file is 4bit microprocessor that included a variety of modules like ALU,Progrem Counter and ACC etc It is to calculate 4bit binary Topblock is top level module.<chakyuseok> 在 2025-06-15 上传 | 大小:2.46mb | 下载:0
[VHDL编程] xilinx-tcl
说明:Xilinx脚本约束手册,从官方直接拿到的,对Xilinx FPGA开发很有用的。-Xilinx tcl handbook, directly got Xilinx。<程云> 在 2025-06-15 上传 | 大小:2.45mb | 下载:0
[VHDL编程] e10
说明:清华大学电子工程系 帧同步器设计实验报告 起始状态定为失步态,通过帧同步码来判断帧的正确性。判断正确则进入预同步态。然后再连续判断两次帧同步码,正确则进入同步态。如果随后的帧的帧头是错误的,则进入保持态以防误码造成的错误。只有在连续发现三次帧头错误才返回失步态。-Electronic Engineering, Tsinghua University, fr a me synchronizer design experiments starting status report as loss<夏冬> 在 2025-06-15 上传 | 大小:2.46mb | 下载:0
[VHDL编程] led
说明:流水灯实验,实现四位流水灯功能 本次的设计主要是一个简单流水灯驱动程序,要求流水灯模式 如下:(1)复位时,灯全部熄灭。(2)复位按键放开时,首先点亮 第一个灯,然后第一个 灯熄灭,同时点亮第二个灯;接着,第二个 灯熄灭,同时点亮第三个灯;再然后,第三个灯熄灭,同时点亮第四 个灯;最后,第四个灯熄灭,同时点亮第一个灯;如此循环往复,实 现流水。(Running water lamp experiment to realize the function of four bit flow<小猪仔521> 在 2025-06-15 上传 | 大小:2.46mb | 下载:0