[VHDL编程] pif2wb_latest.tar

说明：This is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. It currently supports single-cycle as well as burst transfer operations. The core has been tested in a master-PIF slave-WB configuration.-This is is a b
<Arun> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] 2010_07_01_VHDL

说明：基于VHLD和Quartus II 8.0 的抢答器和交通灯程序。 -Based VHLD and Quartus II 8.0 of the Responder and the traffic light program.
<> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] sdram_mdl

说明：基于FPGA设计SDRAM 读写试验,用途:显示卡缓冲.大型显示器驱动设计方案必选方案-SDRAM read and write tests based on FPGA design, use: display card buffer. Large display driver design alternatives will be
<huyongmeng> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] dddddddHDLC

说明：FPGA的入门级资料 讲的很好 不错 hdlc的实现-fpga
<wangyang> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] FPGAshiyan(1)

说明：FPGA入门系列实验教程——实验一点亮LED-Getting Started with FPGA tutorial series of experiments- experiments that light LED
<lutangshi> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] sdram

说明：使用VERILOG访问SRAM的程序，有需要的可以拿来借鉴-SRAM using VERILOG access procedures can be used in need of reference
<yangxin> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] saomiao

说明：利用VHDL编写而成的具有键盘扫描功能程序。-Written in VHDL with the use of the keyboard scanning process.
<> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] ChipScope_use

说明：xilinx chipscope的实用教程，步骤有图，一步步学习，简单实用-Xilinx chipscope practical tutorial, step diagram, a step-by-step learning simple and practical
<fan> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] altdq_dqs2

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] 2016sell

说明：此售货机模块包括：投币处理模块，商品选择模块，投币模块，分频模块，控制器模块，计时模块，LED灯显示模块，找零模块，出货模块，-The vending desktop module includes: coin processing module, product selection module, coin module, frequency division module, controller module, timing module, the LED display module, t
<张任> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] sdr_ctrl_latest.tar

说明：SDRAM控制器设计源码，内含仿真代码，测试通过-SDRAM controller design source code, include simulation code, test by
<松鼠> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0

[VHDL编程] uart_working_transmit

说明：UART transmission vhdl code, for nexys 3 fpga board
<spiegel> 在 2025-06-15 上传 | 大小：2.15mb | 下载：0