[VHDL编程] 8-CPU

说明：简单的8位CPU，内含PDF文件.可自己查看详细说明-simple eight CPU, containing PDF files. They can check details
<shingo> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] DDS_all

说明：这个是相当不错的EDA编程，是电子设计大赛准备期间我引以为自豪的一个，能产生正弦，余弦，方波（可调占空比），三角波，锯齿波以及各种叠加波形，可以自行设置。-The EDA is a very good programming, is the Electronic Design Competition during the preparation I was proud to one capable of producing sine, cosine, square wave (variable
<谢飞> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] cordic

说明：基于CORDIC算法的指数函数生成器的各种理论基础，通俗易懂-CORDIC algorithm based on exponential function generator for a variety of theoretical basis, user-friendly
<远 额> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] RTC

说明：actel fpga开发板fusion startkit实验例程，包含完整工程文件几verilog HDL 源码-actel fpga development board fusion startkit test routines, including the complete works of several verilog HDL source file
<zhangyujun> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] DS18B20_ysd

说明：在quartusII下开发的DS12B20_vsd的verilog程序，方便大家的学习。-Developed under the quartusII DS12B20_vsd the verilog program to facilitate everyone' s learning.
<叶开> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] FPGA

说明：其中包含一些以前学习时写过的各种加法器和HDB3编码，以及状态机的一些题目-Which contains a number of previously written a variety of learning adder and HDB3 encoding, and the state machine of some of the topics
<yuandb> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] a_digital_time_keeper1

说明：数字时钟 已经在quartus2仿真验证过 VHDL代码-Digital clocks already in quartus2 simulation validated VHDL code
<刘苇> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] MSP430F2013-Microcontrollers

说明：How to program MSP430F2013. A detailed descr iption of the peripherals and their use.
<legailutin> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] CPU_16

说明：vhdl实现cpu,在实验台上模拟访存，实现简单的四则运算以及跳转-a cpu by vhdl and used on table
<土豆> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] VGA1

说明：基于ALTERA DE2 开发板开发的VGA外接屏Verilog显示程序。-ALTERA DE2 development board based on the development of Verilog VGA external screen display program.
<善解人衣> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] multi_cpu

说明：用xilinx ISE 14.3开发的多周期CPU系统，开发语言为verilog HDL.仿真调试与实际测试均已通过-Using xilinx ISE 14.3 development of multi-cycle CPU system, development language for verilog HDL. Simulation debugging and practical tests have passed
<张宇轩> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0

[VHDL编程] Lab5

说明：此為VHDL之非同步觸發、清除之單擊電路與同步觸發、清除之單擊電路設計-This is a non-synchronous triggering of VHDL, click to clear the circuit and synchronization trigger, click to clear the circuit design
<> 在 2025-06-15 上传 | 大小：2.13mb | 下载：0