[VHDL编程] CCDOUT

说明：CCD信号由于其特殊性,一般不能有信号源产生,本程序采用VHDL语言，以ISE为开发平台，产生了模拟CCD信号的数字信号，只需经DA转换便能实现-CCD signal because of its uniqueness, not generally produce a signal source, the procedures used VHDL, ISE as a development platform, have CCD signal simulation of digital signa
<刘小军> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] dds

说明：dds算法的fpga实现 altera 根据不同设置，输出不同频率的信号源-dds algorithm to achieve fpga set according to different altera, the output of the signal source at different frequencies
<liulei> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] cossin

说明：数字信号源，输出不同频率，相位的正余弦信号，-Digital signal source, the output of different frequency, phase is the cosine signal,
<liulei> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] verilog

说明：里面包含了大量VHDL的源码程序，赶快下载来分析分析吧 希望对大家有用哈-Which contains a large number of VHDL source program to analyze the analysis quickly download it hope to be useful Kazakhstan...
<smallwei> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] nixietube

说明：FPGA入门教程-----数码管驱动，适合新入门-FPGA Tutorial----- LED driver for the new entry
<zhangmingfu> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] jiafa

说明：实现AD采样进来的5路信号相加、比较，判决，输出控制码 实现数字自动增益控制-AD sample the incoming signal sum, comparison, judgment, and output control codes to implement digital AGC
<谭振伟> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] mulbinarytree

说明：16位二叉树乘法器（阵列乘法器），VHDL实现-16-bit binary tree multiplier (array multiplier), VHDL realization
<jiajunxian> 在 2025-06-21 上传 | 大小：1.04mb | 下载：1

[VHDL编程] CD1_OV5620_DISPALY

说明：基于FPGA的CMOS图像传感器（OV5620）显示图像-FPGA-based CMOS image sensor (OV5620) image
<dixia> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] SPCQF

说明：8路抢答器的设计，程序采用verilogHDL语言编写-8-way Responder design, the program uses language verilogHDL
<丛梦龙> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] _4to2

说明：基于verilog编写的4线2线编码器，在板子上直接运行，相应引脚自己配置-Verilog prepared based 2-wire 4-wire encoders, running directly on the board, the corresponding pin their allocation
<maxruan> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] sdr_sdram_epm570

说明：CPLD芯片EPM570对SDRAM的读写操作，通过串口显示。-SDRAM write and read test based on CPLD chip-- EPM570.
<黄成林> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0

[VHDL编程] cic_cz

说明： 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
<汪少锋> 在 2025-06-21 上传 | 大小：1.04mb | 下载：0