资源列表
[VHDL编程] SiDianDingWei
说明:用FPGA控制、Verilog HDL语言编写、实现在已知四点的情况下测量任意一点的功能-Using FPGA control, Verilog HDL language and realized in the case of the known four-point measurement function at any point<姜敏敏> 在 2025-06-18 上传 | 大小:705kb | 下载:0
[VHDL编程] clock_gating
说明:在FPGA里运用Verilog HDL编写实现门控时钟,而不产生毛刺-In the FPGA using Verilog HDL prepared to achieve clock gating, without glitches<姜敏敏> 在 2025-06-18 上传 | 大小:238kb | 下载:0
[VHDL编程] blank
说明:监控摄像头传入数据,通过芯片TVP5150转换成数字信号,其中sav_check.vhd检测帧头,converter.vhd将信号转换成Y,Cb,Cr格式,最后write_blank.vhd重新组建完整数字信号,最后通过ADV7171转成模拟信号输出到监视器上。这中间,可以对Y做各种图像处理,如滤波处理,均衡处理,只需要在converter之后添加处理文件即可。-Surveillance camera incoming data through the chip TVP5150 converte<丁会> 在 2025-06-18 上传 | 大小:6.28mb | 下载:0
[VHDL编程] behaviour_lot
说明:lot of program in the behaviour model using vhdl languag that will help for othres<Dhiraj Gajbhiye> 在 2025-06-18 上传 | 大小:163kb | 下载:0
[VHDL编程] uart16750_latest.tar
说明:UART Module VHDL CODE TESTED ON FPGA<dave> 在 2025-06-18 上传 | 大小:134kb | 下载:0