资源列表
[VHDL编程] adio_encoser_and_decoder.zip
说明:digital audio conversion logic,digital audio conversion logic<sakthivel.p> 在 2025-05-30 上传 | 大小:60kb | 下载:0
[VHDL编程] SingleCycleCPU.zip
说明:A complete single cycle cpu written in verilog. (Including test modules),A complete single cycle cpu written in verilog. (Including test modules)<Aria> 在 2025-05-30 上传 | 大小:16kb | 下载:0
[VHDL编程] pipelined_reconfig_multiplier
说明:parallel pipeline reconfigurable multiplier<sakthivel.p> 在 2025-05-30 上传 | 大小:37kb | 下载:0
[VHDL编程] vhdl-pipeline-mips_latest
说明:pip-lined MIPS in vhdl<sakthivel.p> 在 2025-05-30 上传 | 大小:1.09mb | 下载:0
[VHDL编程] SEG7_LUT_8
说明:terasic的DM9000A模块源码,使用nios2做以太网应用的应该会用到-terasic the DM9000A module source, use nios2 do Ethernet applications should be used<llwww> 在 2025-05-30 上传 | 大小:12kb | 下载:1
[VHDL编程] SRAM_16Bit_512K
说明:terasic的DM9000A模块源码,使用nios2做以太网应用的应该会用到-terasic the DM9000A module source, use nios2 do Ethernet applications should be used<llwww> 在 2025-05-30 上传 | 大小:11kb | 下载:0
[VHDL编程] Binary_VGA_Controller
说明:terasic的DM9000A模块源码,使用nios2做以太网应用的应该会用到-terasic the DM9000A module source, use nios2 do Ethernet applications should be used<llwww> 在 2025-05-30 上传 | 大小:82kb | 下载:0