[VHDL编程] ddr-sdram

说明：It is complete document for DDR SD RAM program in verilog hdl
<srikanth> 在 2025-05-17 上传 | 大小：876kb | 下载：0

[VHDL编程] CPU_Sinple

说明：实现单周期CPU，完全按照设计图设计出各个部件后用函数联合成CPU。-Function joint completely designed in accordance with the design of the various components to achieve single-cycle CPU to CPU.
<贺俊杰> 在 2025-05-17 上传 | 大小：10.5mb | 下载：0

[VHDL编程] zhangxing

说明：利用vhdl语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s-Digital alarm clock, clock and alarm functions
<张迪> 在 2025-05-17 上传 | 大小：480kb | 下载：0

[VHDL编程] SPI_DAC

说明：adc saprtan 3e starter kit
<cel> 在 2025-05-17 上传 | 大小：12kb | 下载：0

[VHDL编程] uart_tx1

说明：UART TX spartan 3e starter kit
<cel> 在 2025-05-17 上传 | 大小：1.14mb | 下载：0

[VHDL编程] universal_shift_register

说明：universal shift register spartan 3e
<cel> 在 2025-05-17 上传 | 大小：744kb | 下载：0

[VHDL编程] uart_rx

说明：UART RX spartan 3e starter kit
<cel> 在 2025-05-17 上传 | 大小：178kb | 下载：0

[VHDL编程] sumador_punto_flotante

说明：float point adder spartan 3e
<cel> 在 2025-05-17 上传 | 大小：483kb | 下载：0

[VHDL编程] FFT_16point

说明：this is 16 point vhdl code.
<changho yim> 在 2025-05-17 上传 | 大小：58kb | 下载：0

[VHDL编程] cnttest

说明：this is counter vhdl code.
<changho yim> 在 2025-05-17 上传 | 大小：6kb | 下载：0

[VHDL编程] MySD_Card

说明：verilog 语言，介绍在niosII下的SD卡读写。-verilog language
<柳霖风> 在 2025-05-17 上传 | 大小：4.45mb | 下载：0

[VHDL编程] Bai1.5

说明：Code example for verilog FPGA
<dotana> 在 2025-05-17 上传 | 大小：22kb | 下载：0