资源列表
[VHDL编程] mys-xc7z020-arm-hdmi-xylon
说明:Zturn board verilog source with HDMI driver.<ratfink > 在 2025-06-09 上传 | 大小:29.51mb | 下载:0
[VHDL编程] LIBRARY
说明:交通信号灯 (1)、设计一个南北方向为主干道,东西方向为支干道的; (2)、选择一个标准时钟发生电路,为电路提供一个标准1HZ信号; (3)、(a)交通灯从绿变红时,有5秒黄灯亮的间隔时间;(b)交通灯红变绿是直接进行的,没有间隔时间;(c)主干道上的绿灯时间为50秒,支干道的绿灯时间为30秒(traffic light Design a north-south direction of the main road, East and west direction for the trunk<godlu666 > 在 2025-06-09 上传 | 大小:13kb | 下载:0
[VHDL编程] s3esk_startup
说明:spartan 3E starter kit ; firmware after pane ; you can fix your spartan 3E with this code because it was not on maintenance this type of cards<lovers2015 > 在 2025-06-09 上传 | 大小:1.53mb | 下载:0
[VHDL编程] DCT_IDCT
说明:DCT and Idct with vhdl and verilog<lovers2015 > 在 2025-06-09 上传 | 大小:61kb | 下载:0
[VHDL编程] Read_Write_Text_File_VHDL
说明:read and write text to vhdl language<lovers2015 > 在 2025-06-09 上传 | 大小:2kb | 下载:0
[VHDL编程] ip-cores-video_controller_jpeg_encoder
说明:ip-cores-video_controller_jpeg_encoder<lovers2015 > 在 2025-06-09 上传 | 大小:2.11mb | 下载:0
[VHDL编程] Half-Adder
说明:This is an example to implement an Half-adder for xilinx FPGA<DanCerv > 在 2025-06-09 上传 | 大小:21kb | 下载:0
[VHDL编程] Half-Adder
说明:xilinx ISE平台提供1位半加法器,模块随模拟提供(Half- adder 1- bit design implemented in ISE XIlinx Design Suite. Module in VHDL language)<DanCerv > 在 2025-06-09 上传 | 大小:21kb | 下载:0
[VHDL编程] lcd显示驱动
说明:了解LCD驱动原理;使用Xilinx Starter3E 开发板;在开发板LCD上显示“EDA课程设计 学生姓名xxx 学号xxx”字样,有循环显示和移动功能。(Understand the principle of LCD driver; Use Xilinx Starter3E development board; On the development board LCD display "EDA curriculum design student name xxx student<天是远的 > 在 2025-06-09 上传 | 大小:1.45mb | 下载:0