[VHDL编程] verilog

说明：八路彩灯控制系统，彩灯可以实现，从左到右顺次亮，全亮后逆次序渐灭。（2）从中间到两边对称地渐亮，全亮后仍由中间向两边逐次渐灭。（3）8路灯分两半，从左至右顺次渐亮，全亮后则全灭。-Eight lanterns control system, the lantern can be achieved, from left to right sequence bright, full brightness gradually eliminate the inverse order. (2) fade
<chen> 在 2025-06-08 上传 | 大小：657kb | 下载：0

[VHDL编程] counter

说明：十六位加减可控制器 以十六进制为基础的加减法运算 -16-bit addition and subtraction controller based on the hexadecimal subtraction
<顶顶顶> 在 2025-06-08 上传 | 大小：36kb | 下载：0

[VHDL编程] sinw

说明：用verilog写的正弦波发生器，QuartusⅡ环境-Sine wave generator written in Verilog
<杀虫剂> 在 2025-06-08 上传 | 大小：509kb | 下载：0

[VHDL编程] verilog_rtl

说明：EXPLANATION FOR SERIAL COMMUNICATION
<MOHSIN> 在 2025-06-08 上传 | 大小：107kb | 下载：0

[VHDL编程] ADC

说明：AVR单片机的ADC转换功能，详细注释，适用于初学者-AVR microcontroller ADC conversion function, detailed notes for beginners
<ling> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fredivn

说明：分频器的VHDL代码和仿真用的代码 基于ISE开发 可以再板子上实现-Divider VHDL code and simulation code on the ISE development board
<徐汉杰> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] mult_16

说明：用verilog实现对三个16位数进行相加乘法器-Three 16-digit sum of the multiplier Verilog
<吴雪红> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：verilog VHDL实现的DE2 uart-Verilog VHDL the uart of the DE2
<jakeli> 在 2025-06-08 上传 | 大小：495kb | 下载：0

[VHDL编程] dianzibiao

说明：电子表的设计包括正常计时模块，LED显示模块，定时报警模块，校时模块，秒表模块-module clock(clk,rst,clock_en,second,minute,hour) input clk,rst,clock_en output[5:0]second,minute,hour reg[5:0]second,minute,hour
<dianzibiao> 在 2025-06-08 上传 | 大小：109kb | 下载：0

[VHDL编程] Attachments_2012_06_19

说明：verilog basic materials-verilog basic materials
<Regina> 在 2025-06-08 上传 | 大小：471kb | 下载：0

[VHDL编程] FPGA-development--and-VHDL--based

说明：FPGA开发流程简介与Verilog HDL语言基础-FPGA development process and VHDL language based
<lhxiao> 在 2025-06-08 上传 | 大小：479kb | 下载：0

[VHDL编程] 8.8_FPGA

说明：关于简略通用异步收发器设计描述，有些细节描述或许不太清楚-Described briefly Universal Asynchronous Receiver Transmitter design, some detail may be less clear
<王杰> 在 2025-06-08 上传 | 大小：89kb | 下载：0