[VHDL编程] de2_build

说明：De2_build: It contains the FPGA configuration file of the comprehensive Nios II system in Section 16.10.2 and software image files for the DE2 board. These files can be used for quick demo or software development. Note that the files can only be us
<davido > 在 2025-06-08 上传 | 大小：1.34mb | 下载：0

[VHDL编程] clock

说明：FPGA时钟功能，具备修改时间，闹钟等功能，适合初学者，本人初学时自己写的(just lke the chinese says)
<yhhyhh > 在 2025-06-08 上传 | 大小：304kb | 下载：0

[VHDL编程] traffic_lab6

说明：使用FPGA实现交通上的红绿灯功能，主要是为了学习灵活运用FPGA上的定时功能(just like the chinese say,my english is poor)
<yhhyhh > 在 2025-06-08 上传 | 大小：2.94mb | 下载：0

[VHDL编程] VGA_test3

说明：利用FPGA实现VGA的驱动，驱动VGA进行工作并通过该功能在显示器上显示一定的内容(my english is poor, so have a look at the chinese)
<yhhyhh > 在 2025-06-08 上传 | 大小：1.57mb | 下载：0

[VHDL编程] quartuswork

说明：vhdl入门实例，一位全加器和一位半加器的quartus9.1程序，可直接运行(VHDL entry examples, a full adder and a half adder quartus9.1 program, can be run directly)
<芮芊 > 在 2025-06-08 上传 | 大小：2.51mb | 下载：0

[VHDL编程] Verilog-HDL基础知识非常好的学习教程

说明：Verilog-HDL基础知识非常好的学习教程(Verilog-HDL basic knowledge, a very good learning tutorial)
<芮芊 > 在 2025-06-08 上传 | 大小：556kb | 下载：0

[VHDL编程] 4.3tftlcd

说明：用altera公司平台写的4.3’TFT_LCD驱动程序文档，显示彩色条纹(Using the 4.3 'TFT_LCD driver document written by Altera company platform to display color stripes)
<芮芊 > 在 2025-06-08 上传 | 大小：13kb | 下载：0

[VHDL编程] source code

说明：2.6'TFT_LCD驱动源程序，可以在quartusII平台上直接运行(2.6'TFT_LCD driver source program, you can run directly on the quartus II platform)
<芮芊 > 在 2025-06-08 上传 | 大小：51kb | 下载：0

[VHDL编程] verilog黄金参考指南中文版

说明：verilog 非常好的中文指南编程技巧，很详细(Verilog very good guide to Chinese programming skills, very detailed)
<芮芊 > 在 2025-06-08 上传 | 大小：470kb | 下载：0

[VHDL编程] ddr3_128

说明：DDR3 读写操作，使用spartan6平台验证。(DDR3 read and write operations,the use of spartan6 platform validation.)
<雷力风神 > 在 2025-06-08 上传 | 大小：10.21mb | 下载：0

[VHDL编程] temp

说明：掌握时间一直是人们最基本的需求，而在快节奏的当今社会，时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，拥有更长的寿命，因此现在越来越得到广泛的使用。按照系统设计功能的要求，系统分为综合计时模块，数据调整模块，红外接收解码模块以及显示模块等4个模块，其中综合计时模块又包含7个子模块（年、月、日、星期、时、分、秒），每个子模块都具有预置，计数和进位的功能。(Time is always the basic need of p
<niconi > 在 2025-06-08 上传 | 大小：1.3mb | 下载：0

[VHDL编程] chysn

说明：Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
<tfeaivu > 在 2025-06-08 上传 | 大小：147kb | 下载：0