[VHDL编程] FIFO

说明：FPGA内设计同步FIFO和异步FIFO，以及双口RAM的方法,FIFO设计的经验之谈，非常经典。-Synchronous FIFO and asynchronous FIFO, and dual-port RAM within the FPGA design,FIFO design rule of thumb, very classic.
<peter> 在 2025-06-09 上传 | 大小：2.28mb | 下载：0

[VHDL编程] AM2901

说明：2位的am2901，所有的功能都包涵，且功能很全。-2bit am2901
<shenzhexue> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] Numberical-Controlled-Oscillator

说明：数控振荡器的设计，实验中用到的所有完整的工程文件在test8文件夹下。完整的工程文件包含： accumulator_precision.mdl frequency_resolution.mdl generating_a_ramp.mdl lutdepth_cost_a.mdl lutdepth_cost_b.mdl lutdepth_cost_c.mdl sine_wave.mdl sine_wave_iir.mdl sine_wave_ii
<> 在 2025-06-09 上传 | 大小：105kb | 下载：0

[VHDL编程] five

说明：并入串出寄存器完成双向含异步清0和同步时钟使能的4位加法器的VHDL描述，并对其进行波形仿真，确定结果正确。- Incorporated into the string to the register to complete the two-way with asynchronous clear and synchronous clock so that the VHDL descr iption of the four adder energy and waveform simulatio
<qsp> 在 2025-06-09 上传 | 大小：10kb | 下载：0

[VHDL编程] shuziCLOCK

说明：基于FPGA的数字钟程序，结构思路清晰，适合初学者-the clock for FPGA
<汪中> 在 2025-06-09 上传 | 大小：754kb | 下载：0

[VHDL编程] lock

说明：基于VHDL的4位电子密码锁，可以进行密码输入，更改，锁定，解锁。密码输入和输出都是串行的。-4 of VHDL-based electronic lock, password input, change, lock and unlock. Password input and output are serial.
<bo> 在 2025-06-09 上传 | 大小：2.36mb | 下载：0

[VHDL编程] copy_DDS

说明：采用FPGA编程做DDS，可以产生四波形，正弦波，方波，三角波，可调幅度，相位。-Based on FPGA programming DDS do, can produce four waveform, sine wave, square, triangle wave, adjustable amplitude, phase.
<wenson> 在 2025-06-09 上传 | 大小：1.86mb | 下载：0

[VHDL编程] fft256

说明：利用quartusII提供的FFT IPcore设计的256位的FFT，并附有testbench文件-Provided by quartusII the FFT IPcore design 256 FFT with testbench file
<Wide> 在 2025-06-09 上传 | 大小：43.69mb | 下载：0

[VHDL编程] spi_flash

说明：FPGA中的EDK中实现对spi_flash的读写操作，程序适用于flash型号为N25Q128，当然将头文件中的flash参数修改后，即可用于其它flash-EDK in the FPGA to read and write operations of spi_flash procedure applies to the flash model N25Q128 , of course, modify the header files in the flash parameters can be
<于习> 在 2025-06-09 上传 | 大小：6kb | 下载：0

[VHDL编程] jiaotd

说明：用vhdl编的交通灯程序。。1.正常情况下交叉路口的轮流通行（主道3个LED红、黄、绿控制直行，支道3个LED红、黄、绿）；并要求主干道每次至少放行30秒；支干道每次至多放行20秒； 2.每次绿灯变红灯，要求黄灯先亮5秒钟。 3.特殊情况控制通行方式控制，用按键开关K1控制主道通行，支道禁行，K2控制支道通行，主道禁行，特殊情况控制通行放行。 4.有紧急情况时用按键开关K0控制两道均为红灯； 5.4位LED数码管能够显示双直行方向绿灯和红灯的等待时间；-Vhdl series o
<jackychen> 在 2025-06-09 上传 | 大小：379kb | 下载：0

[VHDL编程] schk

说明：熟悉用状态机设计各种序列检测器的思路和方用状态机实现序列检测器的设计-Familiar with the various sequence detector state machine design thinking and to use the state machine to achieve the design of the sequence detector
<jackychen> 在 2025-06-09 上传 | 大小：235kb | 下载：0

[VHDL编程] DEVICE_DNA

说明：该模块是DEVICE_DNA读取模块，建立顶层时，添加该模块，调用该模块即可读取DEVICE DNA-The module is DEVICE_DNA read module, up top, add the module, the module is called to read the DEVICE DNA
<zhang> 在 2025-06-09 上传 | 大小：2kb | 下载：0