资源列表

« 1 2 ... .78 .79 .80 .81 .82 1583.84 .85 .86 .87 .88 ... 4310 »

[VHDL编程DE2_70_TV_PIP

说明:DE2的代码,主要涉及画中画的处理,用了独特的处理方式,值得借鉴。-The DE2 code, mainly related to the processing of the picture in picture, with a unique approach, it is worth learning from.
<庄辉> 在 2025-06-11 上传 | 大小:362kb | 下载:0

[VHDL编程DE2_70_AUDIO

说明:DE2的音频处理,用了独特的方式,有一定的借鉴意义。-DE2 of audio processing
<庄辉> 在 2025-06-11 上传 | 大小:4.48mb | 下载:0

[VHDL编程FPGA_Programming

说明:介绍FPGA的基本结构、开发流程与Verilog HDL语言基础,并附有加法器、移位寄存器等代码的实现。-Introduce the basic structure of the FPGA development process, and Verilog HDL language foundation, along with the adder, shift register code.
<王岱维> 在 2025-06-11 上传 | 大小:367kb | 下载:0

[VHDL编程99-down-count

说明:99倒数计数器,利用EDA的专用软体quartus II来编写,程序功能为99倒数计数器,可以自动清0.-99 down counter
<lisa> 在 2025-06-11 上传 | 大小:1.51mb | 下载:0

[VHDL编程Example1

说明:fifo verilog hdl along with test bench its hardware
<zakirmj> 在 2025-06-11 上传 | 大小:3kb | 下载:0

[VHDL编程Example1B

说明:verilog code with its test bench
<zakirmj> 在 2025-06-11 上传 | 大小:2kb | 下载:0

[VHDL编程Example2

说明:this one also verilog source code with its test bench
<zakirmj> 在 2025-06-11 上传 | 大小:3kb | 下载:0

[VHDL编程Example2B

说明:this one also verilog code with its test bench
<zakirmj> 在 2025-06-11 上传 | 大小:2kb | 下载:0

[VHDL编程ROM-based-sine-wave-generator-of-the-design-the-u

说明:Rom based Sine wave generator
<Ladik> 在 2025-06-11 上传 | 大小:1kb | 下载:0

[VHDL编程Micro-SD

说明:数字模组将各种扩展功能以统一的总线方式引出,再通过原系统的控制板,连接相应的外设接口,以实现对应的功能;-Digital module will be a variety of extensions to the unified bus lead, then through the system control panel, connecting the corresponding peripheral interface, in order to realize the correspondi
<刘坚胜> 在 2025-06-11 上传 | 大小:11kb | 下载:0

[VHDL编程parallel-CRC-calculation-in-FPGAs-

说明:给大家介绍关于crc校验原理和算法。并在fpga实现描述。-To introduce the crc check principle and algorithm。To achieve the descr iption in fpga
<吴越强> 在 2025-06-11 上传 | 大小:90kb | 下载:0

[VHDL编程A-Fast-CRC-Implementation-on-FPGA

说明:CRC错误检测是一个非常 电信应用上常见的功能。 对提高数据速率的发展要求 更多和更sofisticated实现。 在本文中,我们提出了一个方法来实现 管道结构为基础的CRC功能 多项式除法。它非常有效地改善 高速性能,允许从1 Gb / s的数据传输速率 4千兆位/秒,基于FPGA implementions根据 并行化水平(8至32位)。- The CRC error detection is a very common functio
<吴越强> 在 2025-06-11 上传 | 大小:221kb | 下载:0
« 1 2 ... .78 .79 .80 .81 .82 1583.84 .85 .86 .87 .88 ... 4310 »

源码中国 www.ymcn.org