[VHDL编程] elevmain1

说明：this is code fro elevator in vhdl
<jaimin patel> 在 2025-06-08 上传 | 大小：29kb | 下载：0

[VHDL编程] dianzizhong

说明：用FPGA实现多功能电子钟的全部程序，包括亮度调整，时间日期现实与调整，闹钟和秒表-FPGA implementation of multi-function electronic clock procedures, including brightness adjustment, the reality and adjustment of the time and date, alarm clock and stopwatch
<刘振良> 在 2025-06-08 上传 | 大小：820kb | 下载：0

[VHDL编程] RS485

说明：/DM430-L型开发板RS485通信实验，通过开发板与电脑进行数据通信，485接在UART1上-/ DM430-L-type development board RS485 communication experiment, through the development board and computer data communications, 485 connection of the UART1
<陈尚权> 在 2025-06-08 上传 | 大小：22kb | 下载：0

[VHDL编程] i2c_fsm.v

说明：This a verilog module which describes a i2c slave fsm with one-hot encode.-This is a verilog module which describes a i2c slave fsm with one-hot encode.
<sunruns> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] MyTimer

说明：电子表功能描述 电子表共有5种功能：功能1为数字钟；功能2为数字跑表；功能3为调时；功能4为闹钟设置；功能5为日期设置。除调时功能以外，电子表处于其他功能状态下时并不影响数字钟的运行。使用数字钟功能时，还可以通过按键快速查看当前的闹钟设置时多功能间和当前日期。该电子表利用EDA实验平台的扬声器整点报时和定时报时，设置3个按键分别作为功能键和调整键。 -Functional descr iption of electronic clock： Electronic clock has a
<lzf> 在 2025-06-08 上传 | 大小：7.29mb | 下载：0

[VHDL编程] BouncingBall

说明：VGA显示撞球游戏 硬件平台：DE2-70开发板 通过控制按钮可调节小球大小和运动速度-VGA display pool game Hardware platforms: the DE2-70 development board The control buttons can adjust the size and velocity of the ball
<lzf> 在 2025-06-08 上传 | 大小：3.02mb | 下载：0

[VHDL编程] 6303346Viterbi217_IP

说明：简单通用的代码，采用vhd编程实现，很实用的。-so good itis for us student
<张憨> 在 2025-06-08 上传 | 大小：74kb | 下载：0

[VHDL编程] viterbi234

说明：vhdl语言编程软件应用于学习教程。适合于初学者进行vhdl语言的学习。-very good
<张憨> 在 2025-06-08 上传 | 大小：223kb | 下载：0

[VHDL编程] Multiplier4X4

说明：乘法器:4bit*4bit,兩個輸入,一個輸出,這個是verilog程式,名字是Multiplier4X4,功能是乘法。-Multiplier: 4-bit* 4bit, two inputs, one input, this is a verilog program name Multiplier4X4, function is multiplication.
<MJ> 在 2025-06-08 上传 | 大小：205kb | 下载：0

[VHDL编程] Timer

说明：這是時間計數器,名字為Timer.rar,功能為電子時鐘的顯示,可分為時分秒。-This is time counter the name Timer.rar, the function of the electronic clock display can be divided into minutes and seconds.
<MJ> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO

说明：这是本人学习FPGA时亲自原创的代码，实现的是8x8的fifo结构，采用同步的FIFO结构，仿真测试已经成功！-This is I learn when the original code FPGA in person, the realization of 8 x8 is the fifo structure, the synchronization of the fifo structure, the simulation test is a success!
<xie hao> 在 2025-06-08 上传 | 大小：550kb | 下载：0

[VHDL编程] key_scan

说明：这个是学习FPGA时候自己写的键盘扫描的代码。采用的是边沿检测的方法,并且进行了滤波处理，本人测试仿真成功！-This is when the FPGA write their own learning keyboard scan code. Use is edge detection method, and its filtering processing, I test simulation success!
<xie hao> 在 2025-06-08 上传 | 大小：359kb | 下载：0