[VHDL编程] Verilog_LCD_Module

说明：LCd interface to xilinx fpga module
<challu> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] nco_dds_ep_1_003_1

说明：gives descr iption about nco and dds
<challu> 在 2025-06-09 上传 | 大小：697kb | 下载：0

[VHDL编程] fpu_double_latest.tar

说明：floating point multiplier unit developed in vhdl
<challu> 在 2025-06-09 上传 | 大小：226kb | 下载：0

[VHDL编程] waveform_gen_latest.tar

说明：waveform generations
<challu> 在 2025-06-09 上传 | 大小：557kb | 下载：0

[VHDL编程] SAA7113_decode

说明：对656视频格式进行解码,并存储至外部sram中-decord the 656 video
<李嘉锋> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] uart

说明：简单易懂的串口通讯程序，波特率始终需要自己设置-Simple serial communication program, the baud rate is always set up their own
<李嘉锋> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] LNA_Design

说明：designing power amplifiers
<werad> 在 2025-06-09 上传 | 大小：244kb | 下载：0

[VHDL编程] Project2

说明：1、 硬件部分包括AT89C52、LCD1602和4个独立按键 2、 使用定时器0产生10ms的定时中断，作为时钟基准和软件定时器的基准。 3、 系统使用两个软件定时器Tkeyscan和Tdisplay。 Tkeyscan用来独立按键模块的定时扫描，每次扫描结合按键状态机的当前状态判断按键的有效性（消抖）及其时长（长按还是短按）。 Tdisplay用来定时激活LCD1602的显示（200ms一次，可自行修改）。 4、 整个系统在四种状态间流转：DISPL
<杨若> 在 2025-06-09 上传 | 大小：72kb | 下载：0

[VHDL编程] VSWR_meter

说明：design a power meter using coupled lines
<werad> 在 2025-06-09 上传 | 大小：66kb | 下载：0

[VHDL编程] Differenial-Entropy

说明：about Differential Entropy
<werad> 在 2025-06-09 上传 | 大小：33kb | 下载：0

[VHDL编程] clock

说明：数字时钟的Verilog代码，该实验经本人测试，正确无误。-Digital clock Verilog code, the experiment after my test, correct.
<杜云> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] UARTtest1

说明：一个单片机与电脑通信的程序，可以相互之间发送字符串-a program that realize the function of communication between mcu and pc
<卜穑垣> 在 2025-06-09 上传 | 大小：2kb | 下载：0