资源列表
[VHDL编程] decoder
说明:设计遥控器接收解码电路。该电路接收编码后的串行数据,解码输出数据。电路接收到的串行数据的格式为:4位同步码“1010”,4位数据(高位在前),1位奇校验码(对前8位数据校验)。解码电路检测到校验位正确后,输出数据及一个时钟周期的数据有效脉冲。如果校验位错误,则不输出数据,也不输出数据有效脉冲。画出状态转移图,标明各个状态的转移条件和输出-Design of remote control receiving and decoding circuit. The circuit receives th<geng> 在 2025-06-09 上传 | 大小:71kb | 下载:1
[VHDL编程] cadence-book
说明:软件cadence 中VHDL和Verilog教程,内容详细-Software of cadence VHDL and Verilog tutorial, detailed content<geng> 在 2025-06-09 上传 | 大小:246kb | 下载:0
[VHDL编程] mul1617
说明:采用verilog RTL级语言,实现了有符号的16位乘17位的乘法器。特点是:采用流水的结构,可以在一个周期内处理完数据。通过QuartusII和Modulesim的功能仿真和时序仿真,并得到正确结果。-Realize the signs of 16 of the 17 patients take on time-multiplier. Features are: the structure of water, can be in a cycle processes the data. Thr<李小白> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] EDAhandbook
说明:集成电路设计中EDA电路设计使用教程,学生用-Integrated circuit design in EDA circuit design using the tutorial,for students<geng> 在 2025-06-09 上传 | 大小:22.13mb | 下载:0
[VHDL编程] counter_up_down
说明:VHDL语言写的可逆计数器,两路输入,可加可减-VHDL language of the reversible counter<zhangyi> 在 2025-06-09 上传 | 大小:61kb | 下载:0
[VHDL编程] VHDL-Programming-By-Examples
说明:some example in VHDL code. maybe useful for everyone<an> 在 2025-06-09 上传 | 大小:1.27mb | 下载:0
[VHDL编程] FPGA-implementation-of-digital-filters-synthesize
说明:implement digital filter book. very useful.<an> 在 2025-06-09 上传 | 大小:76kb | 下载:0
[VHDL编程] Verilog-digital-system-design-RTL-synthesis-testb
说明:verilog book. RTL sysnthesis testbech<an> 在 2025-06-09 上传 | 大小:1.99mb | 下载:0
[VHDL编程] Verilog-HDL---A-Guide-to-Digital-Design-and-Synth
说明:guide to digital design with verilog.<an> 在 2025-06-09 上传 | 大小:19.58mb | 下载:0
[VHDL编程] DE1_UserManual_v1017
说明:this is a example about coding stype of vhdl<khanh nguyen van> 在 2025-06-09 上传 | 大小:2.61mb | 下载:0