[VHDL编程] div

说明：对输入时钟clock进行F_DIV倍分频后输出clk_out-Input clock clock for F_DIV times points after clk_out frequency output
<胡乐乐> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] COUNT

说明：带预置功能计数器 一个简化版：设置预置数 一个复杂版：带预置功能 -With preset counter A simplified version: Set the preset number A complex version: with preset functions
<梁姗姗> 在 2025-06-17 上传 | 大小：3kb | 下载：0

[VHDL编程] SHERT

说明：滚动输出文字 有限状态机：初始、左移、右移、直通 虚拟位、纯状态机-Scroll through the output text Finite state machines: the initial, left, shift right, straight Virtual spaces, pure state machine
<梁姗姗> 在 2025-06-17 上传 | 大小：2kb | 下载：0

[VHDL编程] xilinx_fpga_ddr

说明：一篇详细介绍xilinx的文档，尤其是DDR-xilinx descr iption, specially for ddr
<socman shen> 在 2025-06-17 上传 | 大小：9.4mb | 下载：0

[VHDL编程] state-machine

说明：状态机的基本概念； 如何写好状态机； 使用工具分析FSM。-state machine
<段永远> 在 2025-06-17 上传 | 大小：462kb | 下载：0

[VHDL编程] state-machine

说明：pdf描述状态机的基本概念，外加三种状态的源代码-state machine
<段永远> 在 2025-06-17 上传 | 大小：661kb | 下载：0

[VHDL编程] PWM

说明：LPC1768 PWM脉宽调制，源码。-LPC1768 PWM pulse width modulation , the source code.
<yingjun> 在 2025-06-17 上传 | 大小：241kb | 下载：0

[VHDL编程] Digital-frequency-meter

说明：基于单片机的数字频率计论文，结构简单易实现，附有模块电路图。-Microcontroller-based digital frequency of papers, the structure is simple and easy to achieve, attached to the module circuit.
<guoyaping> 在 2025-06-17 上传 | 大小：532kb | 下载：0

[VHDL编程] cordic

说明：用verilog实现的一个基于流水线结构的正余弦信号发生器，六级流水线-Verilog realize a pipeline structure of the sine and cosine signal generator , six pipeline
<郭良谦> 在 2025-06-17 上传 | 大小：1kb | 下载：0

[VHDL编程] how-to-write-testbench

说明：如何写好testbench,针对verilog语言-how to write testbench，aimed to verilog
<郭良谦> 在 2025-06-17 上传 | 大小：246kb | 下载：0

[VHDL编程] vcs_simulation_mannual(Edition2)

说明：VCS-verilog compiled simulator是synopsys公司的产品,这是VCS得技术手册-a technical mannual of vcs
<郭良谦> 在 2025-06-17 上传 | 大小：174kb | 下载：0

[VHDL编程] ModelSim

说明：modelsim全套中文手册，非常实用，资料全面，适合初学者-a technical mannual of modelsim in chinese
<郭良谦> 在 2025-06-17 上传 | 大小：2.17mb | 下载：0