[VHDL编程] RISC_CPU

说明：一个简单CPU设计，可以让读者在计算机组成原理和verilog语言方面受益-A simple CPU design, allows the reader to the computer principles and Verilog language benefit
<韩晶> 在 2025-06-18 上传 | 大小：6kb | 下载：0

[VHDL编程] shunmaguanxianshidianlu

说明：用VHDL语言编写一个八位数码管显示电路，每个数码管的八个段分别连在一起，八个数码管分别由八个选通信号选择。被选通的数码管显示数据，其余关闭-With the VHDL language to write a eight digital tube display circuit, each digital tube eight segments are connected together, the eight digital tube are respectively composed of
<陈蕊> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] 6.RAR

说明：It s a programm to send simple data from computer to MCS-51 device by RS232.
<Mih> 在 2025-06-18 上传 | 大小：295kb | 下载：0

[VHDL编程] vhdl-eg

说明：It is a nor gate.That is extensively used in digital circuits. it is a complement of OR gate.
<Nimbus> 在 2025-06-18 上传 | 大小：3.94mb | 下载：0

[VHDL编程] code

说明：this a muti cycle mips code that it can do mutiply,add,sub,xor,beq,bne,slt,sltu,ori,xori and... and it take address and data and then operate on them.-this is a muti cycle mips code that it can do mutiply,add,sub,xor,beq,bne,slt,sltu,ori,xori and...
<sajad> 在 2025-06-18 上传 | 大小：5kb | 下载：0

[VHDL编程] Assignment3_starterkit

说明：This starter kit is for interfacing keyboard and FPGA. In this starter kit you should provide handshaking algorithm in verilog to be able to use advanced abilities. Also a keyboard driver is provided as part of the source code.
<elisa> 在 2025-06-18 上传 | 大小：132kb | 下载：0

[VHDL编程] Basic_Nios

说明：This starter kit is for developing embedded system in FPGAs using NIOS.
<elisa> 在 2025-06-18 上传 | 大小：15.94mb | 下载：0

[VHDL编程] Lab7_starterkit

说明：In this starter kit you learn to work with VGA adapter and you can add your source code for drawing shapes in it. A VGA adapter is provided for ease of programming which can load an image from ROM into VGA.
<elisa> 在 2025-06-18 上传 | 大小：256kb | 下载：0

[VHDL编程] ARMCORE

说明：arm7的内核，包括arm ip代码和仿真结果-ARM7 core,include arm code and simulation result
<xuqinjiang> 在 2025-06-18 上传 | 大小：671kb | 下载：0

[VHDL编程] aes-vhdl

说明：this file contains vhdl code for aes
<baby> 在 2025-06-18 上传 | 大小：117kb | 下载：0

[VHDL编程] clock

说明：电子钟的设计,包括，小时计数，分钟计数，秒的计数，还有之间的进位。-the design of clock
<孙先生> 在 2025-06-18 上传 | 大小：8kb | 下载：0

[VHDL编程] Half_duplex_software_UART

说明：Software UART implement library for WINAVR
<ly quoc huy> 在 2025-06-18 上传 | 大小：5kb | 下载：0