资源列表
[VHDL编程] stopwatch-programmer-
说明:秒表 stopwatch verilog语言编写-stopwatch verilog<董福> 在 2025-06-07 上传 | 大小:3kb | 下载:0
[VHDL编程] 60s-StopWatch--verilog
说明:stopwatch 60s计数 精确到0.1秒 verilog语言编写-stopwatch verilog<董福> 在 2025-06-07 上传 | 大小:573kb | 下载:0
[VHDL编程] generator.new
说明:AVR DDS Generator. It designed for AtMega16 or similar. It can generate Sinus, Saw, Square and triangle.<Martin Valensky> 在 2025-06-07 上传 | 大小:227kb | 下载:0
[VHDL编程] Verilog-HDL
说明:如果你还没有找到一个合适的学习HDL的信息,然后看看文件。可能帮你做得很好-If you have not found a suitable learning HDL information, then look at the document it. Might help you to do well<苏华强> 在 2025-06-07 上传 | 大小:3mb | 下载:0
[VHDL编程] FPGA-chuankoutongxin
说明:实现fpga的串口通信,采用自顶向下的设计方法设计异步串口的ip核-Fpga implementation of serial communication, use of top-down design methods for asynchronous serial ip nuclear<李> 在 2025-06-07 上传 | 大小:23.06mb | 下载:0
[VHDL编程] state_machine
说明:状态机控制步进电机 配套开发板型号:A-C8V4-Stepper motor control state machine model supporting the development board: A-C8V4<杨瑞> 在 2025-06-07 上传 | 大小:1kb | 下载:0
[VHDL编程] VGA_Module
说明:VGA LCD显示汉字 配套开发板型号:A-C8V4-VGA LCD display Chinese characters supporting the development board Model: A-C8V4<杨瑞> 在 2025-06-07 上传 | 大小:2kb | 下载:0