资源列表
[VHDL编程] RS232_Receive
说明:verilog RS232 串口接收建模-verilog RS232 usart<吴博> 在 2025-06-04 上传 | 大小:348kb | 下载:0
[VHDL编程] segments_display_ep2c20f484c7n
说明:实现4位数码管秒表显示,有使能,复位的功能,并在altera fpga ep2c20f484c7n上实现,文档里含有,原理图,引脚分配图,代码,及相应的说明,适合入门的朋友。-Achieve four digital stopwatch display, there is enabled, reset functions, and altera fpga ep2c20f484c7n to achieve, the document contains, schematics, Pin Assign<阳光> 在 2025-06-04 上传 | 大小:96kb | 下载:0
[VHDL编程] 12bitRSAencoderadecoder
说明:我编写的一个12位rsa编码模块和解码模块,使用verilog模块-I wrote a 12-bit rsa encoding module and decoding module, use the verilog module<Gevy> 在 2025-06-04 上传 | 大小:2kb | 下载:0