[VHDL编程] dengjingdu

说明：等精度测量，频率越高精度越高，每一秒取一次数，然后经过乘除法实现，FPGA功能前更大的。还用到STM32 SPI通信(The accuracy of measurement, the higher the frequency accuracy is high, every second to take a number, then after multiplication and division, FPGA function more. STM32 SPI communications are
<dasdsadas > 在 2025-12-18 上传 | 大小：38.42mb | 下载：0

[VHDL编程] fenpin51

说明：任意整数分频器，输出方波可调占空比（已仿真下板子验证）第一个系数为分频系数，第二个为高电平所占整个方波的比例(Arbitrary integer frequency divider, output square wave adjustable duty cycle (has been simulated under board verification), the first factor for the frequency division coefficient, the second fo
<奋斗小二逼 > 在 2025-12-18 上传 | 大小：62kb | 下载：0

[VHDL编程] SourceCode

说明：生成非标视频行场同步信号及锯齿波驱动电机(Generating non-standard video line field synchronous signal and sawtooth wave drive motor)
<1sdfesdfs > 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] ADC

说明：vhdl analog digital converter
<scuk > 在 2025-12-18 上传 | 大小：1kb | 下载：0

[VHDL编程] LSFR

说明：线性反馈移位寄存器通常用于实现数据压缩电路中的基于循环冗余码校验的特征分析，应用于需要用伪随机二进制数的应用中。基于vivado的程序设计(Linear feedback shift registers are usually used to perform signature analysis based on cyclic redundancy check in data compression circuits, and are applied to applications requir
<准硬件工程师 > 在 2025-12-18 上传 | 大小：101kb | 下载：0

[VHDL编程] FIFO_1

说明：利用FIFO模块实现不同时钟模块间的传输(The transmission between different clock modules is realized by using FIFO module)
<KING IN NORTH > 在 2025-12-18 上传 | 大小：3.1mb | 下载：0

[VHDL编程] DAC

说明：这是一段基于FPGA的dac转换代码。欢迎大家下载测试使用。(This is a section of FPGA based DAC conversion code. Welcome to download, test, use.)
<nichengshi > 在 2025-12-18 上传 | 大小：1.28mb | 下载：0

[VHDL编程] Xilinx-FPGA-PCIE-Linux驱动程序

说明：Xilinx-FPGA-PCIE-Linux驱动程序.rar(Xilinx-FPGA-PCIE-Linux.rar)
<anthor > 在 2025-12-18 上传 | 大小：35kb | 下载：0

[VHDL编程] 计算器3

说明：基于51单片机 4*4矩阵 实现简单加减乘除，(The realization of a simple add, subtract, multiply and divide)
<xbcml > 在 2025-12-18 上传 | 大小：44kb | 下载：0

[VHDL编程] labassin1

说明：assignment in verilog 3
<kgp > 在 2025-12-18 上传 | 大小：780kb | 下载：0

[VHDL编程] 基于FPGA的等精度频率计的设计

说明：基于FPGA的频率计，采用的方法为等精度。(Frequency meter based on FPGA)
<juese > 在 2025-12-18 上传 | 大小：265kb | 下载：1

[VHDL编程] ac_acquire

说明：ads127l01串联模式，串联了两个芯片，此时最大采样率不能用。osr的值为 01，10，11.(Ads127l01 series mode, in series with two chips, at this time the maximum sampling rate can not be used. The value of OSR is 01, 10, 11.)
<纷飞血 > 在 2025-12-18 上传 | 大小：1kb | 下载：1