[VHDL编程] FPGA

说明：该书详细的介绍了卷写FPGA开发软件的格式要求，实用性较强。-The book describes in detail the volume to write the format requirements of FPGA development software, practical, strong.
<benzema> 在 2025-06-10 上传 | 大小：22kb | 下载：0

[VHDL编程] adder_latch

说明：用verilog编写了一段地址锁存器的代码，希望能帮助大家！-Prepared using a verilog code address latch, hoping to help you!
<benzema> 在 2025-06-10 上传 | 大小：26kb | 下载：0

[VHDL编程] code_element

说明：总线控制器中接收部分的码元调制程序，希望能给大家带来帮助！-Bus controller to receive part of the symbol modulation process, I hope to give us some help!
<benzema> 在 2025-06-10 上传 | 大小：21kb | 下载：0

[VHDL编程] e_32_16

说明：8位串行数据转32位数据在转换为两个16位数据的verilog HDL代码。-8-bit serial data transfer 32-bit data into two 16-bit data verilog HDL code.
<benzema> 在 2025-06-10 上传 | 大小：44kb | 下载：0

[VHDL编程] ads1675_if

说明：verilog时序图编写和测试代码，代码完整已经经过测试可以运行。-verilog timing diagram writing and testing code, the code has been tested to the full run.
<benzema> 在 2025-06-10 上传 | 大小：138kb | 下载：0

[VHDL编程] Softwave-PWM

说明：软件实现PWM波形，来点亮led灯，使其由明变暗，由暗变明。-PWM waveforms with software
<chengzhang> 在 2025-06-10 上传 | 大小：25kb | 下载：0

[VHDL编程] 1602jtxs

说明：1602液晶显示器的头文件，主要功能是进行lcd的初始化，及写指令、写数据、检测忙碌状态、读数据、输出字符和字符串子函数程序。主函数中写出显示的光标地址和要显示的字符串就可进行仿真。用于初学lcd的朋友，可进行简单的显示字符串。-1602 LCD header file, the main function is to carry out lcd initialization, and write commands, write data, detect busy state, read dat
<征程> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] dsp-config-fpga

说明：TI 6713通过spi口配置fpga的源代码。-program for TI S 6713,used for configure of FPGA BY SPI INTERFACE
<懒洋洋> 在 2025-06-10 上传 | 大小：2.22mb | 下载：0

[VHDL编程] dispenser-verilog-implement

说明：用verilog实现自动售货机的买卖过程，其中包括投了钱却不想买东西，投了太多的钱等特殊情况-dispender implement by verilog it is mainly for verilog beginner.
<> 在 2025-06-10 上传 | 大小：13kb | 下载：0

[VHDL编程] sanjiao

说明：用FPGA产生正弦波信号，没有用到D/A转换器，采用的是pwm原理，占空比可调技术。-Using FPGA to generate sine wave signals, did not use the D/A converter, using the pwm principle, variable duty cycle technology.
<王中> 在 2025-06-10 上传 | 大小：624kb | 下载：0

[VHDL编程] lab1_Verilog

说明：verilog lab 是一个verilog 的实验文件，是初学者的学习材料。-verilog verilog lab is an experiment file, a beginner' s learning materials.
<huerpei> 在 2025-06-10 上传 | 大小：51kb | 下载：0

[VHDL编程] DDS-TEST-4

说明：用FPGA实现DDS，有正弦，三角，方波，方波可调占空比，频率可调。能做到100K左右。-Using FPGA DDS, a sine, triangle, square, adjustable duty cycle square wave, frequency adjustable. Can do about 100K.
<刘懿锋> 在 2025-06-10 上传 | 大小：373kb | 下载：0