[VHDL编程] VGA_Controller

说明：这个文件简直太好了，是个ip，费了好大的力气弄好的，可以挂在avalon总线上，用dma的方式将数据弄处理放在vga上进行显示。-This file is simply too good to be a ip, take a great effort things right, you can hang in the avalon bus, with the way the data get dma handle on the vga on the display.
<einstein> 在 2025-06-12 上传 | 大小：23kb | 下载：0

[VHDL编程] verilog135

说明：135个实例，非常详细。有很高的参考价值-135 instances, very detailed. A high reference value
<xuxiaobiao> 在 2025-06-12 上传 | 大小：127kb | 下载：0

[VHDL编程] motorpasso

说明：Stepper motor pulse generator. This core receives data through system interconnect fabric (bus slave),generates movements pulse and direction signals and provide a fire signal for printer machines. Need to configure prescaler.
<Will> 在 2025-06-12 上传 | 大小：2kb | 下载：0

[VHDL编程] RS_sender

说明：滤波器的一些基础的程序代码,希望能给大家帮助-RS SENDER
<ws> 在 2025-06-12 上传 | 大小：314kb | 下载：0

[VHDL编程] xinhaofashengqi

说明：信号发生器，可输出三角波，方波，锯齿波，可调频调幅-Signal generator output triangle wave, square wave, sawtooth wave, frequency modulation amplitude modulation can be
<徐徐> 在 2025-06-12 上传 | 大小：29kb | 下载：0

[VHDL编程] DATA_CONV_ENCODE

说明：OFDM系统中的多码速卷积码的FPGA实现,可以实现1/2,3/4,2/3等码率!-convolution encoder!
<刘思成> 在 2025-06-12 上传 | 大小：158kb | 下载：0

[VHDL编程] AdcClock

说明：Device: Virtex-6 -- Author: Marc Defossez -- Entity Name: AdcClock -- Purpose: High-speed local clock control for an interface between a FPGA and a -- Texas Instruments ADC. -- Tools: ISE - XST -- Limitations: none -- -- Revis
<liu qiang> 在 2025-06-12 上传 | 大小：6kb | 下载：0

[VHDL编程] AdcData

说明：Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcDataMultiChnl -- Purpose: Four channel version of the data capturing for a Texas Instruments ADC -- Tools: ISE, XST -- Limitations: none -- -- Revision History:-Device: Virtex
<liu qiang> 在 2025-06-12 上传 | 大小：5kb | 下载：0

[VHDL编程] clock

说明：1.计时功能：包括时、分、秒的计时 2.定时与闹钟功能：能在设定的时间按发出闹铃声 3.校时功能：对小时、分钟和秒能手动调整以校准时间 4.整点报时功能 5.利用数码管显示时间-1. The timer function: including, minutes and seconds when the timing 2. The timing and alarm clock function: set time out according to the alarm 3.
<蒲公英> 在 2025-06-12 上传 | 大小：2kb | 下载：0

[VHDL编程] AdcFrame

说明：-- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcFrm -- Purpose: This file is part of an FPGA interface for a Texas Instruments ADC. -- Tools: ISE + XST -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez --
<liu qiang> 在 2025-06-12 上传 | 大小：7kb | 下载：0

[VHDL编程] AdcMem

说明：-- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcMem -- Purpose: Clock crossing data buffer made from distributed memory. -- Tools: -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcMem
<liu qiang> 在 2025-06-12 上传 | 大小：3kb | 下载：0

[VHDL编程] AdcToplevel

说明：-- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcToplevel -- Purpose: FPGA interface to a Texas Instruments ADC -- Tools: ISE, XST -- Limitations: none--- Device: Virtex-5 -- Author: Marc Defossez -- Entity Name: AdcTopl
<liu qiang> 在 2025-06-12 上传 | 大小：5kb | 下载：0