资源列表
[VHDL编程] butterfly1
说明:FFT 蝶形处理器的VHDL代码,由一个加法器,一个减法器和一个实例化为组件的旋转因子乘法器ccmul组成-FFT butterfly processor VHDL code by an adder, a subtracter, and an instance of the component into the composition of the rotation factor multiplier ccmul<cxl> 在 2025-11-22 上传 | 大小:1kb | 下载:0
[VHDL编程] Verilog-SET-AD6636
说明:AD6636 is configured correctly in Verilog<zanjiangfeng> 在 2025-11-22 上传 | 大小:2kb | 下载:0