[VHDL编程] Synchronous FIFO

说明：用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示(mplementation of a synchronous first in first out (FIFO) queue design with 16*8 RAM. A write FIFO that controls the data stream by writi
<渔火 > 在 2025-06-14 上传 | 大小：258kb | 下载：0

[VHDL编程] ug_altlvds

说明：altera lvds 官方使用指南 2016年8月15日版本(altera lvds 2016-8-15)
<下载一年 > 在 2025-06-14 上传 | 大小：1.47mb | 下载：0

[VHDL编程] SystemVerilog

说明：有三篇systemVerilog的经典书，对学习很有帮助(There are three classic books of SystemVerilog, helpful for learning)
<trixie > 在 2025-06-14 上传 | 大小：13.94mb | 下载：0

[VHDL编程] eetop.cn_UVM

说明：UVM 的 入门实例，一个完整的能够跑通的实例。其中包括DUT代码，Testbench代码，(UVM entry example, a complete example of running through. These include the DUT code, the Testbench code,)
<西麦 > 在 2025-06-14 上传 | 大小：2.9mb | 下载：0

[VHDL编程] uart_test

说明：描述了利用spatran6系列的FPGA，进行串行异步通信的uart串口实现代码(Describes the use of spatran6 series of FPGA, serial asynchronous communication uart serial port to achieve the code)
<cy白菜 > 在 2025-06-14 上传 | 大小：352kb | 下载：0

[VHDL编程] pll_test

说明：描述了利用spartan6系列FPGA，实现PLL锁相环的功能代码(Describes the use of spartan6 series FPGA, PLL PLL to achieve the functional code)
<cy白菜 > 在 2025-06-14 上传 | 大小：227kb | 下载：0

[VHDL编程] Greedy_snake

说明：利用SPARTAN6系列的FPGA，实现开发一款基本贪吃蛇游戏，可在显示屏上游戏，采用verilog代码(Using SPARTAN6 series of FPGA, to achieve the development of a basic snake game can be on the screen game, using verilog code)
<cy白菜 > 在 2025-06-14 上传 | 大小：6.99mb | 下载：0

[VHDL编程] ip核

说明：购买的beckoff公司的ip核，提供了详细的datasheet以及协议说明，附上调用ip核的文件，采用verilog编写，平台可以在ISE里自己设置(Buy the beckoff company's ip kernel, provides a detailed datasheet and protocol descr iption, attached to the ip kernel file, using verilog prepared, the platform can be set
<cy白菜 > 在 2025-06-14 上传 | 大小：4.47mb | 下载：3

[VHDL编程] 状态机

说明：简单的状态机，按下按钮可在4个状态间进行切换(simple state machine)
<tyne > 在 2025-06-14 上传 | 大小：161kb | 下载：0

[VHDL编程] 加减法器

说明：可实现两个4bit补码的加法及减法，有溢出提示(adder with overflow hint)
<tyne > 在 2025-06-14 上传 | 大小：234kb | 下载：0

[VHDL编程] Verilog数字系统设计教程

说明：Verilog教程 数字系统设计 夏宇闻(Verilog Digital System Design)
<gss0001 > 在 2025-06-14 上传 | 大小：21.75mb | 下载：0

[VHDL编程] ex5

说明：FPGA测试频率，传统测频率,verilog语言，短程序，测频法测频率(using FPGA verilog language a short code for frequtents)
<点717 > 在 2025-06-14 上传 | 大小：3.12mb | 下载：0