[VHDL编程] chenxu

说明：3—8译码器是由8个3输入“与非”门构成，采用VHDL语言描述，从行为、功能对3—8译码器进行描述，不仅逻辑设计的容易，而且阅读方便。-3-8 decoder input by 8 3 " and not" the door structure, use of VHDL language descr iption, from the behavior and function of the 3-8 decoder is described, not only the logic
<小杰> 在 2025-06-27 上传 | 大小：9kb | 下载：0

[VHDL编程] shierjinzhi

说明：十二进制计数器应用VHDL源代码编写的，程序易懂-Ten binary counter applications written in VHDL source code, the program easy to understand
<小杰> 在 2025-06-27 上传 | 大小：10kb | 下载：0

[VHDL编程] jishuqi

说明：带计数使能、异步复位、带进位输出的增1六位二进制计数器，计数结果由共阴极七段数码管显示。用VHDL源代码描述-With count enable, asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment LED display. Described with the VHDL source co
<小杰> 在 2025-06-27 上传 | 大小：10kb | 下载：0

[VHDL编程] diyi

说明：应用VHD语言描述一个彩灯控制器，彩灯为21个，每次顺序点亮相邻的四个彩灯，如此循环下去执行，循环的方向可以控制-VHD language to describe the application of a lamp controller, the lantern is 21, each adjacent sequence of four lights lit, and so the cycle continues execution, you can control the direction
<小杰> 在 2025-06-27 上传 | 大小：10kb | 下载：0

[VHDL编程] diwu

说明：应用VHDL语言编写设计一个正负脉宽可控的4分频的分频器。程序简单易懂；-Application of VHDL language to design a controlled positive and negative pulse frequency divider 4. Procedures are simple and easy to understand
<小杰> 在 2025-06-27 上传 | 大小：10kb | 下载：0

[VHDL编程] di

说明：应用VHDL语言编写设计一个正负脉宽可控的4分频的分频器。程序简单易懂；-Application of VHDL language to design a controlled positive and negative pulse frequency divider 4. Procedures are simple and easy to understand
<小杰> 在 2025-06-27 上传 | 大小：10kb | 下载：0

[VHDL编程] user_design

说明：spartan3a-ddr2 (16bits 333M)
<lhx> 在 2025-06-27 上传 | 大小：9.65mb | 下载：0

[VHDL编程] uvga-conio-demo

说明：一款VGA显示器的实力代码，有兴趣的可以下载-The strength of a VGA display code can be downloaded interested
<柱陈> 在 2025-06-27 上传 | 大小：1.19mb | 下载：0

[VHDL编程] uvga-conio-lib

说明：一款VGA显示模块的库文件，有需要参考的可以下载-A VGA display module of the library, there is need to refer to can be downloaded
<柱陈> 在 2025-06-27 上传 | 大小：6kb | 下载：0

[VHDL编程] PVCell

说明：mast语言写的太阳电池组件模型，可以任意设置串并联数量，调整光强-mast solar component model written in
<xusz> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl

说明：串并转换和PN码产生的VHDL程序 希望对刚学习VHDL语言的同学有帮助！-And the PN code string and convert VHDL program generated just want students to learn VHDL, help!
<ls112853> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] ddsfinal1

说明：verilog语言实现的dds代码，并行通信，生成四种波形，大赛编写的代码，modelsim仿真-verilog language dds code,modelsim debug
<杨天> 在 2025-06-27 上传 | 大小：1.08mb | 下载：0