[VHDL编程] example3

说明：加/减法计数器：本程序实现的是一个加/减8进制计数器-Add/down counter: The program implementation is a plus/minus 8 binary counter
<YJ> 在 2025-06-24 上传 | 大小：26kb | 下载：0

[VHDL编程] example4

说明：拨码开关及显示：实现的拨码开关对应显示.-DIP switches and display: implement the DIP switch is visible.
<YJ> 在 2025-06-24 上传 | 大小：29kb | 下载：0

[VHDL编程] example5

说明：按键控制：8个按键对应8个数字显示，初始值为0。-Key Control: 8 buttons corresponding to 8 digits display, the initial value is 0.
<YJ> 在 2025-06-24 上传 | 大小：34kb | 下载：0

[VHDL编程] example6

说明：按键控制加减及消抖：使用KEY1和KEY2控制数据的加减。-Key control and eliminate buffeting Modified: KEY1 and KEY2 control data using addition and subtraction.
<YJ> 在 2025-06-24 上传 | 大小：27kb | 下载：0

[VHDL编程] Leg8

说明：待商业化的8位高速cpu芯片设计，verilog语言编译通过，ISE平台完成-To be commercial cpu 8-bit high-speed chip design, verilog language compiler, ISE platform to complete
<张德志> 在 2025-06-24 上传 | 大小：856kb | 下载：0

[VHDL编程] univ

说明：universal binary counter
<cdac> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] attachments_15_02_2011.

说明：barrel shifter in vhdl coding
<cdac> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] attachments_15_02_2011..

说明：mod10 counter in vhdl
<cdac> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] attachments_15_02_2011...

说明：decoder in vhdl coding
<cdac> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] reexercise3

说明：shift register in vhdl
<cdac> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：用 VHDL 语 言 设 计 流 水 操 作-Operation with the VHDL language design flow
<xie> 在 2025-06-24 上传 | 大小：298kb | 下载：0

[VHDL编程] pwm_out

说明：PWM输出控制LED显示,由两个按键控制FPGA输出脉冲的占空比，脉冲去直接驱动发光二极管LED，随占空比不同，LED的亮度也不同-PWM output control LED display, two buttons control the FPGA output pulse duty cycle, pulse to directly drive LEDs LED, with different duty cycle, LED brightness is different
<王砂> 在 2025-06-24 上传 | 大小：39kb | 下载：0