[VHDL编程] Counter-60

说明：In this example, counter 60 is implemented as part of the real time clock time electronic clocks. Done in the platform mentor Graphics and describes in the VHDL code. This counter has a role to the front edge of every 60 clock sends a signal followin
<Milos> 在 2025-06-23 上传 | 大小：3.77mb | 下载：0

[VHDL编程] 32-rip-adder

说明：A ripple carry adder allows you to add two 32-bit numbers
<kaream> 在 2025-06-23 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：verilog入门教程，简单易懂，十分适合初学者-verilog Tutorial, easy to understand, very suitable for beginners
<dingcheng> 在 2025-06-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] FPGA-based-design-of-DPLL

说明：采用VHDL设计的全数字锁相环电路设计，步骤以及一些详细过程介绍。-VHDL design using all-digital PLL circuit design, detailed process steps and some introduction.
<阿啊> 在 2025-06-23 上传 | 大小：407kb | 下载：0

[VHDL编程] stepmot

说明：verilog for control motor
<pokok> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-learning-course

说明：VHDL英文精品教程_英語 VHDL學習參考手冊-VHDL learning course VHDL referrence book
<潘達> 在 2025-06-23 上传 | 大小：180kb | 下载：0

[VHDL编程] base-on-FPGA-embeded-design

说明：基於FPGA的嵌入式系統設計 很好的參考文章-FPGA-based embedded system design good reference article
<潘達> 在 2025-06-23 上传 | 大小：247kb | 下载：0

[VHDL编程] DDR2_16bit

说明：ddr2原理图设计，原厂电路图设计，很好很强大 16bit-ddr2 schematic design, the original schematic design, a very powerful 16bit
<田云钧> 在 2025-06-23 上传 | 大小：152kb | 下载：0

[VHDL编程] DDR2_8bit

说明：
<田云钧> 在 2025-06-23 上传 | 大小：192kb | 下载：0

[VHDL编程] VPX

说明：VPX板卡技术，详细的介绍，希望大家喜欢-VPX board technology, described in detail, hope you like
<田云钧> 在 2025-06-23 上传 | 大小：539kb | 下载：0

[VHDL编程] DE0_VGA

说明：基于fpga的VGA程序代码，已经测试成功-VGA-based fpga code has been tested successfully
<李述良> 在 2025-06-23 上传 | 大小：2.21mb | 下载：0

[VHDL编程] Ram-block-code

说明：It is a VHDL code for Block RAM
<Umair> 在 2025-06-23 上传 | 大小：1kb | 下载：0