[VHDL编程] pcitarget_disconnect_verilog

说明：This design shows how to implement a disconnect of a pci target instantiation of Altera s pci megafunction
<minitman> 在 2025-06-07 上传 | 大小：18kb | 下载：0

[VHDL编程] FIFO

说明：FIFO的VERILOG代码编写 可综合的Verilog FIFO存储器-The VERILOG code FIFO write comprehensive Verilog FIFO memory
<lishaohui> 在 2025-06-07 上传 | 大小：16kb | 下载：0

[VHDL编程] fenpin

说明：分频电路的研究 主要包括：偶数分频（二分频、偶数分频占空比50 ）、奇数分频（占空比50 、占空比非50 ）、半整数分频（不要求占空比）、小数分频（不要求占空比）。 -Frequency of the circuit includes: an even frequency (half frequency, frequency 50 duty cycle even), odd-frequency (50 duty cycle, duty cycle of non-50 ), half-
<lishaohui> 在 2025-06-07 上传 | 大小：16kb | 下载：0

[VHDL编程] iicverilog

说明：i2c 源代码，i2c的功能实现，给初学者一定的参考-i2c source code, a reference for beginners
<xin> 在 2025-06-07 上传 | 大小：6kb | 下载：0

[VHDL编程] i2c_wreg

说明：i2c 功能写操作源代码，供大家参考一下，软件上已经编译OK-i2c write function of the source code for your reference, the software has been compiled OK
<xin> 在 2025-06-07 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-DEVIDER

说明：基于FPGA的小数分频器的实现 频率合成技术是现代通讯系统的重要组成部分,他将一个高稳定和高准确度的基准频率,经过四则运算,产生同样稳定度和基准度的频率。-FPGA-based implementation of the fractional divider frequency synthesis technology is an important component of modern communications systems, he has a high stability and
<lishaohui> 在 2025-06-07 上传 | 大小：65kb | 下载：0

[VHDL编程] ps2

说明：除了顶层模块（ps2_key），三个底层模块分别为PS/2传输处理模块(ps2scan)、串口传输模块(my_uart_tx)以及串口波特率选择模块(speed_select)（下面只给出顶层模块和PS/2传输处理模块的verilog代码，串口部分的设计可以参考串口通信设计）。-In addition to top-level module (ps2_key), three low-level modules are PS/2 transmission processing module (ps
<lishaohui> 在 2025-06-07 上传 | 大小：152kb | 下载：0

[VHDL编程] Libero8.3

说明：介绍了 Actel FPGA 的集成开发环境 IDE 的使用，从软件的安装和设置，以及 通过一个简单的例子说明如何使用 IDE中集成的第三方软件，如：Synplify、ModelSim等，可以帮助读者快速入门，缩短开发时间。-Actel FPGA introduced the use of IDE integrated development environment, from software installation and setup, as well as through a sim
<anranxjk> 在 2025-06-07 上传 | 大小：2.5mb | 下载：0

[VHDL编程] verilogiic1121

说明：代码中分了两个模块，iic_com模块除了执行和IIC通信有关的代码设计外，还有案件检测部分；而led_seg7模块只是驱动数码管显示从EEPROM指定地址读出的数据。-Code carved the two modules, iic_com IIC communication module in addition to the implementation and design of the code, there are some cases of detection and led_se
<lishaohui> 在 2025-06-07 上传 | 大小：136kb | 下载：0

[VHDL编程] soure

说明：用VHDL开发NES程序。这里是其配套的详细的VHDL语言源码。可用quartus进行验证。-NES with the VHDL development process. Here is the complete source of detailed VHDL language. Quartus available for verification.
<马兴旺> 在 2025-06-07 上传 | 大小：1.35mb | 下载：0

[VHDL编程] FPGA_NES

说明：这是用FPGA开发NES游戏机的一些资料，  这份文档目前的版本是  0.01  版，只对  NES  的  CPU、内存、系统概况和  PPU  进行了初步介绍-This is the NES game with the FPGA development some of the information, this document is the 0.01 version of the current version, only t
<马兴旺> 在 2025-06-07 上传 | 大小：570kb | 下载：0

[VHDL编程] scrambler_17

说明：this parallel scrambler verilog code -this is parallel scrambler verilog code
<rakhi> 在 2025-06-07 上传 | 大小：315kb | 下载：0