资源列表
[VHDL编程] reference
说明:自己做IC课程设计的成果,用Verilog语言进行编写的。 主要是基于IEEE802.3的交织和解交织。中间可能有在解交织的时候,信号有一些移位,最初编写的时候自己没有发现,注意用的时候改正下。 还有是一些的实际项目中的代码,很具有参考价值-These are our IC design curriculum outcome, written with Verilog language. It is mainly about the interleave and deinterle<gy> 在 2025-06-21 上传 | 大小:652kb | 下载:0
[VHDL编程] de2sound
说明:这个设计结合音频输入从麦克风和线路信号和输出结果线输出信号。麦克风连接话筒端口、音源线在端口,扬声器/耳机线端口。-This design combines audio input from the microphone and line in signals and outputs the result to the line out signal. Connect a microphone to the MIC port, an audio source to the LINE IN por<胡伟> 在 2025-06-21 上传 | 大小:103kb | 下载:0
[VHDL编程] AtmelFPGAPwm
说明:atmel fpga pwm implimentation docs<rebiha> 在 2025-06-21 上传 | 大小:144kb | 下载:0
[VHDL编程] coef_reload91
说明:Altera 的系数可重载的滤波器代码,来自其官方网站-Altera filter coefficients can be overloaded code, from its official website<ooakk> 在 2025-06-21 上传 | 大小:94kb | 下载:0
[VHDL编程] shuzizhong
说明:实现简易的数字钟信号,由11个部分组成,顶层文件是数字钟。-To achieve a simple digital clock signal, by 11 parts, the top-level file is a digital clock.<gdfrg> 在 2025-06-21 上传 | 大小:1.75mb | 下载:0
[VHDL编程] altera_fft
说明:Alter公司的FFT的IP核源代码,在QuartusII软件中运行-Alter' s FFT of the IP core source code, software running in QuartusII<吴琼> 在 2025-06-21 上传 | 大小:967kb | 下载:0