资源列表
[VHDL编程] pll
说明:DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. -DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, sy<鬼舞十七> 在 2025-06-18 上传 | 大小:1kb | 下载:0
[VHDL编程] SRAM_16Bit_512K
说明:VHDL语言写的SRAM控制程序,在开发板上验证过。-Written in VHDL SRAM control procedures, the development board verified.<王志慧> 在 2025-06-18 上传 | 大小:11kb | 下载:0
[VHDL编程] an501_design_example
说明:在MAX2系列CPLD上实现脉冲宽度调制(PWM),完整的设计成程序和仿真结果。-In the MAX2 series CPLD to realize pulse width modulation (PWM), a complete design and simulation results into the program.<王志慧> 在 2025-06-18 上传 | 大小:253kb | 下载:0
[VHDL编程] UARTVHDL
说明:UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现UART。-UART is a widely used serial data communication circuit. The design includes UART transmitter, receiver and baud rate generator. Application of EDA design technology based o<王志慧> 在 2025-06-18 上传 | 大小:236kb | 下载:0
[VHDL编程] RGMII_video_shiftregs
说明:通过verilog编程,实现利用rgmii接口进行高速视频信号传输。-By verilog programming, high-speed video using rgmii interface signal transmission.<steven> 在 2025-06-18 上传 | 大小:1kb | 下载:0