[VHDL编程] quaddecoder_verilog_ise11.2_used_09042010

说明：Two simple Quadrature decoder and Counter build in a XILINX XC9536 CPLD. This Core is coded in Verilog and contains the compete Project file and the fitted quad.jed File. The Pinout is descr ipted in the Constrained file quad.ucf. To use them, y
<JUPP> 在 2025-06-14 上传 | 大小：69kb | 下载：0

[VHDL编程] digital_frequency

说明：用verilog实现数字频率计的设计，具有自动换挡功能，采用t法和m法设计，低频显示周期。量程为0.5~10Mhz。开发环境为quartus-This is a method of designing a digital frequency-measuring device. It can measure frequency ranging from 0.5Hz to 10MHz. It is developed in the program of Quartus.
<孙岩> 在 2025-06-14 上传 | 大小：481kb | 下载：0

[VHDL编程] fenpinpi

说明：quartusii软件仿真实验代码 分频器-quartusii software simulation code divider
<张惠> 在 2025-06-14 上传 | 大小：408kb | 下载：0

[VHDL编程] jiafaqi

说明：quartusii软件仿真实验代码 十进制加法计数器-quartusii software simulation code decimal addition counter
<张惠> 在 2025-06-14 上传 | 大小：330kb | 下载：0

[VHDL编程] miaobiao

说明：quartusii软件仿真实验代码 秒表 24小时计时-quartusii software simulation code stopwatch 24 hour time
<张惠> 在 2025-06-14 上传 | 大小：730kb | 下载：0

[VHDL编程] 8051_latest.tar

说明：VHDL/VERILOG FOR 8051 Core
<mss> 在 2025-06-14 上传 | 大小：6.68mb | 下载：0

[VHDL编程] can_latest.tar

说明：VHDL/VERILOG FOR CAN BUS Core
<mss> 在 2025-06-14 上传 | 大小：1.12mb | 下载：0

[VHDL编程] i2cslave_latest.tar

说明：VHDL/VERILOG FOR I2C Core
<mss> 在 2025-06-14 上传 | 大小：1.24mb | 下载：0

[VHDL编程] Verilog

说明：Verilog编写的出租车计价器程序，可以设置按路程计价，按等待时间计价。非常方便，界面良好-Verilog program, prepared a taxi meter can be set according to distance pricing, valuation by waiting time. Very convenient, good interface
<牟星光> 在 2025-06-14 上传 | 大小：2.07mb | 下载：0

[VHDL编程] GPS

说明：基于fpga的gps实现。代码完全可用 基于fpga的gps实现。代码完全可用-Fpga implementation based on the gps. Code fully available
<sky> 在 2025-06-14 上传 | 大小：12.87mb | 下载：0

[VHDL编程] key

说明：4*4键盘扫描VHDL程序，程序中有产生键值，值得参考-heguo
<heguo> 在 2025-06-14 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：北航夏宇闻verilog讲稿ppt语法入门-Wen Yu Xia Beihang verilog scr ipt syntax entry ppt
<王军> 在 2025-06-14 上传 | 大小：50kb | 下载：0