[VHDL编程] 61EDA_D994

说明：基于FPGA的 温度传感器 DS18B20接口设计-FPGA DS18B20
<碧雪情空> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] watch

说明：数字钟，简单的数电应用，电子表源程序，常用也使用-watch
<周丽> 在 2025-06-08 上传 | 大小：6kb | 下载：0

[VHDL编程] FPGAoptimal

说明：基于ALtera公司的若干款FPGA的调试经验，对初学者有重要价值-ALtera a number of sections based on the company' s FPGA debugging experience, great value for beginners
<武忡波> 在 2025-06-08 上传 | 大小：251kb | 下载：0

[VHDL编程] freedev_i2c

说明：FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog descr iption of
<武忡波> 在 2025-06-08 上传 | 大小：225kb | 下载：0

[VHDL编程] user_logic_SEG7_LUT_8

说明：freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog
<武忡波> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] user_logic_VGA_Controller

说明：freeDev数字应用开发板中的VGA控制器的IP核的verilog实现-freeDev digital application development board of the VGA controller IP core implementation of the verilog
<武忡波> 在 2025-06-08 上传 | 大小：69kb | 下载：0

[VHDL编程] 07070608-2.2

说明：利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024
<> 在 2025-06-08 上传 | 大小：37kb | 下载：0

[VHDL编程] example

说明：自己编写的经过QuartusII验证的Verilog HDL程序，可以实现常见功能-After QuartusII their written procedures for verification of the Verilog HDL, can achieve common features
<shangyong> 在 2025-06-08 上传 | 大小：6kb | 下载：0

[VHDL编程] 20080923

说明：This is nice paper on soft output viterbi error correcting algorithm
<shubh> 在 2025-06-08 上传 | 大小：168kb | 下载：0

[VHDL编程] ad_converter

说明：该代码可实现FPGA对AD转换器的控制，使用的是状态机-THE CODE CAN REALIZE THAT XILINX FPGA CONTROL AD CONVERTER BY USING STATEMENT MECHIN3
<hejianjun> 在 2025-06-08 上传 | 大小：3kb | 下载：0

[VHDL编程] dianziqin

说明：电子琴， 利用实验箱的脉冲源产生1，2，3，。。。共7个或14个音阶信号； 用指示灯显示节拍；能产生颤音效果。-Organ, using a pulse source generated test cases 1,2,3,. . . A total of 7 or 14 chromatic signal with the indicator shows the beat to produce vibrato effects.
<kxsh> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] dianti

说明：1.每层电梯入口处设有上下请求开关各1个，电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示，用一只发光二极管显示开门/关门状态，用发光二极管显示每层的上下请求状态； 2.显示电梯当前所处位置和电梯上行下行及开门，关门状态； 3.电梯到达有停靠站请求的楼层后，电梯门就会自动打开门指示灯亮，开门3秒钟后； 4.电梯门自动关闭（开门指示灯灭）电梯继续运行； 5.对电梯开门时间可以提前关门（按关门按钮）； 6.能记忆电梯内外的所有请求信号，并按照电梯运
<kxsh> 在 2025-06-08 上传 | 大小：2kb | 下载：0