资源列表

« 1 2 ... .25 .26 .27 .28 .29 3330.31 .32 .33 .34 .35 ... 4310 »

[VHDL编程kzhdverilogyf

说明:国内关于verilog hdl书讲解比较浅,没深度,对于读者应该查看verilog hdl英文标准-Nations on the book to explain verilog hdl more shallow, lacking depth, for English readers should see the standard verilog hdl
<翁志能> 在 2025-06-09 上传 | 大小:292kb | 下载:0

[VHDL编程sketch

说明:sketch a etch shows a cursor on VGA that can be moved and changed colours using switches on DE2 board and leaves etch behind like a snake
<batman> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程fullsine

说明:This a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added to this program to work completely.-This is a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added t
<Jithu> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程ALU

说明:ALU 内附 ALU op code 对照表格-ALU control forms included ALU op code
<赵彦> 在 2025-06-09 上传 | 大小:281kb | 下载:0

[VHDL编程DECOORG

说明:vhdl codings of decoder. data flow modelling, structural and behavioral modelling codes with their output waveform and rtl schematic.
<mariamma> 在 2025-06-09 上传 | 大小:817kb | 下载:0

[VHDL编程presentar

说明:Verilog code calculator, add, rest, multiply, and increment-Verilog code calculator, add, rest, multiply, and increment
<jaja12> 在 2025-06-09 上传 | 大小:1kb | 下载:0

[VHDL编程lecture

说明:法国工程师学校的VHDL讲义 英文,配有图示和讲解-French engineer school VHDL lecture in English, with icons and explain the
<郎海默> 在 2025-06-09 上传 | 大小:1.07mb | 下载:0

[VHDL编程lcm_1602

说明:EP2C8 FPGA下的1602 LCD控制程序.-EP2C8 FPGA control procedures under the 1602 LCD.
<> 在 2025-06-09 上传 | 大小:800kb | 下载:0

[VHDL编程lcm_st7920

说明:EP2C8 FPGA下的ST7920控制器LCD的程序.-EP2C8 FPGA under the ST7920 controller LCD process.
<> 在 2025-06-09 上传 | 大小:1.01mb | 下载:0

[VHDL编程EDA

说明:利用 VHDL 设计的许多实用逻辑系统中,有许多是可以利用有限状态机的设计方案来 描述和实现的。无论与基于VHDL 的其它设计方案相比,还是与可完成相似功能的CPU相 比,状态机都有其难以逾越的优越性,它主要表现在以下几方面: h由于状态机的结构模式相对简单,设计方案相对固定,特别是可以定义符号化枚举 类型的状态,这一切都为 VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而 且,性能良好的综合器都具备许多可控或不可控的专门
<王涛> 在 2025-06-09 上传 | 大小:214kb | 下载:0

[VHDL编程VHDL

说明:VHDL的语言要素-VHDL的语言要素
<王涛> 在 2025-06-09 上传 | 大小:98kb | 下载:0

[VHDL编程SpreadShaping

说明:直接序列扩频+成型滤波,将编码后数据进行256倍扩频,再按照4倍内插根升余弦成型滤波,最后成形滤波后按4路并行输出,以满足并行输入DA的要求。-Direct Sequence Spread Spectrum+ shaping filter, the encoded data 256 times more spread spectrum, and then interpolated according to four times the root raised cosine shaping fil
<袁磊> 在 2025-06-09 上传 | 大小:706kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 3330.31 .32 .33 .34 .35 ... 4310 »

源码中国 www.ymcn.org