[VHDL编程] modeling_memory

说明：HDL source code for clocking excercise
<praveen> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] clock_divider_lab

说明：Clock divider lab uusing xilinx tools, and simulator like modelsim
<praveen> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] modu

说明：this the verilog code that performs the modulus function ... most importantly it is synthesisable... uses the repeated sub algorithm-this is the verilog code that performs the modulus function ... most importantly it is synthesisable... uses the repe
<mma32> 在 2025-06-09 上传 | 大小：406kb | 下载：0

[VHDL编程] nr_divider

说明：This a simple vhdl code that perform division using the non restoring algorithm which is often handy-This is a simple vhdl code that perform division using the non restoring algorithm which is often handy
<mma32> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] PetaLinux_Bootloader_Solutions

说明：A bootloader is required to bring up an FPGA-based Linux system from a power-on or reset. PetaLinux offers a pre-packaged, dual-phase bootloader solution, specially developed and customised for FPGA-based embedded Linux systems.
<打狗队> 在 2025-06-09 上传 | 大小：83kb | 下载：0

[VHDL编程] TOP_WHIF_CAMRA_240_320

说明：code in vhdl to fr a me_gerber form camera 320x240 pixle
<boazttt> 在 2025-06-09 上传 | 大小：730kb | 下载：0

[VHDL编程] uart232

说明：基于FPGA的异步串行通行，用MAX232转化的，利用VHDL语言写的，都已调通，有很大的使用价值！-FPGA-based asynchronous serial passage, with MAX232 conversion using VHDL language written in, have been transferred pass, there is a great value!
<xuyanhui> 在 2025-06-09 上传 | 大小：1.28mb | 下载：0

[VHDL编程] dianziqin

说明：这个程序是利用Quartus II编写的利用数控分频器设计硬件电子琴，主系统由3个模块组成，顶层设计文件内部有三个功能模块：SPEAKER.VHD 和TONE.VHD和NoteTabs.vhd。模块TONE是音阶发生器，模块SPEAKER中的主要电路是一个数控分频器，NOTETABS模块用于产生节拍控制和音阶选择信号。-This program is the use of Quartus II design prepared by the use of CNC divider hardware
<哈哈> 在 2025-06-09 上传 | 大小：380kb | 下载：0

[VHDL编程] verilog_hdl_code

说明：适合学习verilog 的初学者，这都是一些简单例子，希望有帮助-Suitable for beginners to learn verilog, these are some simple examples, want to help
<liu> 在 2025-06-09 上传 | 大小：52kb | 下载：0

[VHDL编程] SRDFF

说明：Zip file contains the shiftregister code using verilog HDL
<Jaganathan> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga

说明：为学习FPGA设计人员提供一些经验，提高FPGA使用效率，-For learning FPGA designers to provide some experience and improve the efficient use of FPGA,
<wm> 在 2025-06-09 上传 | 大小：945kb | 下载：0

[VHDL编程] 8light

说明：八灯控制--更多资料请登陆网站查询 欢迎大家到新势力论坛讨论交流 www.xinshili.net 新势力论坛 51单片机、AVR单片机、ARM嵌入式、工控自动化 资源来自网络,如有侵权行为,请联系告之,我们会马上更正.-8 light
<lin> 在 2025-06-09 上传 | 大小：361kb | 下载：0